

TOBB EKONOMİ VE TEKNOLOJİ ÜNİVERSİTESİ
FEN BİLİMLERİ ENSTİTÜSÜ

**MEMRİSTÖR MODELİ ELDE ETME VE GERÇEK CİHAZLARIN
ANALOG EŞİK ALTI DEVRELERDE KULLANIMI**

YÜKSEK LİSANS TEZİ

Mert ÇOLAK

Elektrik Elektronik Mühendisliği Ana Bilim Dalı

Tez Danışmanı: Dr. Öğr. Üyesi İtir KÖYMEN MERAL

EYLÜL 2023



TEZ BİLDİRİMİ

Tez içindeki bütün bilgilerin etik davranış ve akademik kurallar çerçevesinde elde edilerek sunulduğunu, alıntı yapılan kaynaklara eksiksiz atıf yapıldığını, referansların tam olarak belirtildiğini ve ayrıca bu tezin TOBB ETÜ Fen Bilimleri Enstitüsü tez yazım kurallarına uygun olarak hazırlandığını bildiririm.

Mert ÇOLAK



ÖZET

Yüksek Lisans Tezi

MEMRİSTÖR MODELİ ELDE ETME VE GERÇEK CİHAZLARIN ANALOG EŞİK ALTI DEVRELERDE KULLANIMI

Mert ÇOLAK

TOBB Ekonomi ve Teknoloji Üniversitesi
Fen Bilimleri Enstitüsü
Elektrik ve Elektronik Mühendisliği Anabilim Dalı

Danışman: Dr. Öğr. Üyesi İtir KÖYMEN MERAL

Tarih: Eylül 2023

Memristörün nöronlar arasındaki iletimi sağlayan sinapsları modelleyebileceği ve bu özelliğini kullanarak yapay nöral ağlar kurulabileceği anlaşılmıştır. Donanımsal olarak kurulması bir hayli zor olan nöral yapay ağların, memristörlerin kullanılmasıyla donanımsal şekilde uygulanması kolaylaşır. Aynı zamanda transistörlerin sağladığı anahtarlama özelliğini sağlayabilmesi, daha az yer kaplaması ve daha düşük enerji ile çalışması sayesinde transistörlerin anahtarlama özelliği ile yer aldığı devrelerde kullanılabilmesi öngörülmüştür. Bundan dolayı nöromorfik mühendislik açısından memristörler önemli bir konuma gelmiştir.

Memristörün kullanılabilmesi biyo-esinli devrelerden biri de Nakada v.d. tarafından ortaya konan CPG devresidir. Bu devre normalde hayvanların beyinde nörolojik olarak bulunan ve yürüme, koşma, nefes alma gibi ritmik hareketlerin sinyallerini üreten merkezi patern oluşturu devresidir. Bu devrede transistörler eşik altı bölgede çalışırlar ve az enerji tüketirler. Köymen tarafından bu devrede memristörlerin kullanılmasının faydaları ortaya konmuştur.

Au/TiO₂/TiO_{2-x}/Au ve Pt/TiO₂/TiO_{2-x}/Pt yapılarındaki iki farklı üretimi tamamlanmış memristörlerden ölçümler alınmıştır ve bu sonuçlar incelenmiştir. Üretilen cihazların devrelerde kullanabilmesi için isabetli simülasyonlar gerekir ve isabetli simülasyonlar için de üretilen cihazların iyi modellenmesi gerekir.

Bu tez çalışmasında üretilen cihazların, eğri uydurma, fenomenolojik modelleme, parametrik analiz ve benzer davranış sergilemesi açısından Saludes-Tapia v.d. tarafından ortaya konan yarı statik memdiyot (QMM) modelinin denklemlerinden faydalanılarak, SPICE ve Verilog-A modelleri elde edilmiştir.

Ardından bu modellerin devre içindeki kullanımları araştırılmıştır. Devrenin özelliğine göre seri veya paralel bağlanmalarının asıl etkiler göstereceği incelenmiştir. CPG ve CPG'nin içinde bulunan HCO devrelerinde kullanılmış ve etkileri incelenmiştir.

Devrelerin memristörlü simülasyonları yapıldıktan sonra üretilmek için devrelerin layoutları yapılmıştır ve bu layoutların daha da küçük bir alana sığması için optimizasyon çalışması yapılmıştır ve bu devrelerin küçültülebileceği ortaya koyulmuştur.

Anahtar Kelimeler: Memristör, Memdiyot, Memristör modellemesi, Biyo-esinli devreler, Analog eşik altı devreler, Layout, CPG, HCO, Verilog-A, SPICE, Eğri uydurma, Fenomenolojik modelleme, QMM

ABSTRACT

Master of Science

OBTAINING THE MEMRISTOR MODEL AND THE UTILIZATION OF REAL DEVICES IN ANALOG SUBTHRESHOLD CIRCUITS

Mert ÇOLAK

TOBB University of Economics and Technology
Institute of Natural and Applied Sciences
Department of Electrical and Electronics Engineering

Supervisor: Asst. Prof. Dr. İtir KÖYMEN MERAL

Date: September 2023

It was understood that the memristor could model synapses facilitating transmission between neurons, enabling the creation of artificial neural networks. The use of memristors could simplify the hardware implementation of neural artificial networks, which are otherwise challenging to construct in hardware. Additionally, due to its capacity to provide switching capabilities akin to transistors while occupying less space and consuming lower energy, memristors are envisaged for use in circuits where transistors are currently employed for switching purposes. This positioning has rendered memristors significant in the field of neuromorphic engineering.

One of the bio-inspired circuits where memristors could be employed is the central pattern generator (CPG) circuit, introduced by Nakada et al. This circuit, akin to neurological patterns in animals' brains, generates signals for rhythmic movements like walking, running, and breathing. Transistors in this circuit operate in subthreshold regions and consume minimal energy. Köymen highlighted the advantages of incorporating memristors in this circuit.

Measurements have been taken from memristors which in two different structures: Au/TiO₂/TiO_{2-x}/Au and Pt/TiO₂/TiO_{2-x}/Pt. These results have been analyzed. Accurate simulations are essential for the effective integration of the produced devices into circuits. Accurate simulations, in turn, necessitate a proper modeling of the fabricated devices.

In this thesis, SPICE and Verilog-A models were derived for the generated devices, using curve fitting, phenomenological modeling, parametric analysis and utilizing equations from the quasi-static memdiode (QMM) model introduced by Saludes-Tapia et al. due to its similar behavior.

Subsequently, the utilization of these models within circuits was investigated. The effects of serial and parallel connections, depending on the circuit's nature, were explored. They were applied to both CPG and the CPG's constituent HCO circuits, and their impacts were assessed.

Following the memristor-embedded circuit simulations, layouts for the circuits were created. An optimization process was performed to fit these layouts into an even smaller area, revealing the potential for further reduction in size for these circuits.

Keywords: Memristor, Memdiode, Memristor modeling, Bio-inspired circuits, Analog subthreshold circuits, Layout, CPG, HCO, Verilog-A, SPICE, Curve fitting, Phenomenological modeling, QMM.

TEŞEKKÜR

Öncelikle yüksek lisans ve tez sürecimde değerli vaktini ve emeğini hiçbir zaman esirgemeyen, bana yol gösteren, çok şey öğrendiğim ve tezin başarıya ulaşmasında en büyük paya sahip olan değerli hocam Dr. İtir KÖYMEN MERAL'e teşekkür ederim.

Beni bu süreçte ve hayatımın her anında destekleyen, çok sevdiğim, anneme ve babama teşekkür ederim.

Tez sürecinde bana manevi olarak destek olan çalışma arkadaşlarım Hasan Alper GÜNEŞ'e, Ahmet Canberk SONGUR'a ve Mesut DEMİRCİOĞLU'na ve bana destek olup yol gösteren değerli hocam Dr. Ali Murat DEMİRTAŞ'a ve isimlerini saymakla bitiremeyeceğim tüm arkadaşlarıma teşekkür ederim.

Bu tez, 119E367 numaralı proje kapsamında TÜBİTAK tarafından desteklenmiştir. TÜBİTAK'a teşekkür ederim.

Avrupa Birliği Horizon 2020 programı tarafından fonlanan EMPIR 20FUN06 MEMQuD projesinden de destek alınmıştır.

Son olarak verdiği burs için TOBB Ekonomi ve Teknoloji Üniversitesi'ne teşekkür ederim.



İÇİNDEKİLER

	<u>Sayfa</u>
ÖZET	v
ABSTRACT	vii
TEŞEKKÜR	ix
İÇİNDEKİLER	xi
ŞEKİL LİSTESİ	xiii
ÇİZELGE LİSTESİ	xvii
KISALTMALAR	xix
SEMBOLE LİSTESİ	xxi
1. GİRİŞ	1
1.1 Kayıp Devre Elemanı: Memristör	1
1.2 Memristörün Çalışma Prensipleri , Özellikleri ve Kullanım Alanları	3
1.3 Memristör Modelleri.....	6
1.3.1 HP memristör modeli	7
1.3.2 Joglekar ve Biolek memristör modelleri.....	8
1.4 Eşik Altı Devreler	9
1.4.1 Half Center Oscillator (HCO).....	9
1.4.2 Central Pattern Generator (CPG).....	11
1.5 Kullanılan Yöntemler ve Programlar	12
1.5.1 Fenomenolojik modelleme	12
1.5.2 Kullanılan programlar.....	12
2. ÜRETİLEN CİHAZLARIN MODELLENMESİ	13
2.1 Üretim.....	13
2.2 Memdiyot Modeli.....	14
2.3 QMM (Quasi-Static Memdiode) Modeli.....	16
2.3.1 QMM modelinin parametrik incelenmesi.....	19
2.4 CRS (Complementary Resistive Switching) Modeli.....	27
2.5 Ölçüm Sonuçları.....	31
2.5.1 Pt memristör.....	31
2.5.2 Au memristör	33
2.6 Eğri Uydurma	35
2.6.1 Pt memristör.....	35
2.6.2 Au memristör	37
2.7 Verilog-A ve SPICE modelleri	39
3. GERÇEK CİHAZLARIN ANALOG EŞİK ALTI DEVRELERDE KULLANIMI	43
3.1 Memristörlerin Seri ve Paralel Bağlanması.....	44
3.2 Memristör Modellerinin HCO Devresinde Kullanımı	47
3.3 Memristör Modellerinin CPG Devresinde Kullanılması.....	53
3.4 HCO ve CPG Devrelerinin Layoutları	57
4. SONUÇ VE ÖNERİLER	65
KAYNAKLAR	67
EKLER	71
ÖZGEÇMİŞ	79



ŞEKİL LİSTESİ

Sayfa

Şekil 1.1 Dört temel büyüklük arasındaki türevsel ilişkiler	2
Şekil 1.2: Memristör'ün zamana bağlı voltaj, akım ve memristans grafiği. (a) mavi: voltaj, yeşil:akım. (b) Memristans grafiği.....	4
Şekil 1.3: Memristörün akım-voltaj grafiği, yeşil: 0.5 Hz, mavi: 1 Hz, kırmızı: 10 Hz	5
Şekil 1.4: HP memristörün basitleştirilmiş eşdeğer devre modeli	7
Şekil 1.5: HP memristör akım-voltaj grafikleri (a) model simülasyon sonuçları (b) ölçüm sonuçları	8
Şekil 1.6: Half-Center Oscillator devre şeması.....	10
Şekil 1.7: Bir nöron için HCO çıkış akımları, sarı: I_{ui} , mavi: I_{vi}	11
Şekil 1.8: 4 uzuvlu hayvanın yürüyüşü için çıktı üreten CPG devresi çıktısı, mavi: sağ arka ayak, turuncu: sağ ön ayak, sarı: sol arka ayak, mor: sol ön ayak	11
Şekil 2.1: Üretilmiş Memristör mikroskop fotoğrafları ve katmanları gösteren kesit diyagramları (a) Au/TiO ₂ /TiO _x /Au yapısındaki memristör (b) Pt/TiO ₂ /TiO _x /Pt yapısındaki memristör.....	14
Şekil 2.2: Memdiyot eşdeğer devresi	14
Şekil 2.3: Hysterion modeli (a) çıkıntı fonksiyonları (b) durum değişkeninin olası bir değişimi	16
Şekil 2.4: QMM eşdeğer devresi	17
Şekil 2.5: QMM LTspice analiz sonucu (a) zamana bağlı giriş voltajı ve ölçülen akım (b) I-V grafiği.....	18
Şekil 2.6: QMM LTspice analiz sonucu (b) zamana bağlı giril voltajı ve durum değişkeni (b) λ -V grafiği.....	19
Şekil 2.7: QMM modeli ηs için parametrik analiz	20
Şekil 2.8: QMM modeli ηr için parametrik analiz	20
Şekil 2.9: QMM modeli Vs için parametrik analiz.....	21
Şekil 2.10: QMM modeli Vr için parametrik analiz.....	21
Şekil 2.11: QMM modeli αmax için parametrik analiz	22
Şekil 2.12: QMM modeli αmin için parametrik analiz.....	22
Şekil 2.13: QMM modeli $I max$ için logaritmik ekseninde parametrik analiz.....	23
Şekil 2.14: QMM modeli $I min$ için logaritmik ekseninde parametrik analiz	23
Şekil 2.15: QMM modeli Rs için parametrik analiz.....	24
Şekil 2.16: QMM modeli Vt için parametrik analiz	24
Şekil 2.17: QMM modeli Isb için parametrik analiz.....	25
Şekil 2.18: QMM modeli γ için parametrik analiz.....	25
Şekil 2.19: QMM modeli Ri için parametrik analiz	26
Şekil 2.20: QMM modeli Rpp için parametrik analiz	26
Şekil 2.21: Memristörlerin kullanıldığı çapraz çubuk dizileri ve gizli yol problemi (a) çapraz çubuk dizisi topolojisi (b) çapraz çubuk dizilerinde gizli yol problemi (c) gizli yol probleminin eş değer devresi	27

Şekil 2.22: CRS yapısı ve I-V grafikleri (a) Pt/katı elektrolit/Cu yapısındaki memristif cihaz A (b) A cihazının I-V grafiği (c) Cu/katı elektrolit/Pt yapısındaki memristif cihaz B (d) B cihazının I-V grafiği (e) A ve B cihazlarının anti seri bağlanması ile oluşan CRS yapısı (f) CRS I-V grafiği	28
Şekil 2.23: CRS eşdeğer devresi (a) İki tane QMM'in anti seri olarak bağlanarak elde edilen CRS eşdeğer devresi (b) QMM eşdeğer devresi	29
Şekil 2.24: İki adet anti-seri bağlanan QMM ile oluşturulan CRS modelleri (a) LTspice CRS modeli (b) Cadence Virtuoso CRS modeli	30
Şekil 2.25: CRS LTspice analiz sonucu (a) zamana bağlı analiz, mavi: voltaj, yeşil: akım (b) CRS I-V grafiği.....	30
Şekil 2.26: CRS için durum değişkeni analizleri (a) zamana bağlı durum değişkeni analizi, mavi: giriş voltajı, kırmızı: durum değişkeni 1, koyu yeşil: durum değişkeni 2 (b,c) voltaja bağlı durum değişkenleri analizi (d) I-V grafiği	31
Şekil 2.27: Pt memristör ölçüm sonuçları (a) yeşil: giriş voltajı, mavi: ölçülen akım (b) I-V grafiği.....	32
Şekil 2.28: Pt memristör hesaplanan memristans değerleri (a) voltaja karşı \log_{10} tabanında memristans değerleri (b) akıma karşı \log_{10} tabanında memristans değerleri	32
Şekil 2.29: Au memristör ölçüm sonuçları (a) zamana bağlı giriş akımı yeşil renk ile, ölçülen voltaj değerleri yeşil ile gösterilmiştir. (b) I-V grafiği	34
Şekil 2.30: Au memristör hesaplanan memristans değerleri (a) voltaja karşı memristans değerleri (b) akıma karşı memristans değerleri	34
Şekil 2.31: Pt memristör gaussian eğri modeli ile gerçek veri karşılaştırması, düz turuncu çizgi modeli, parçalı çizgi veriyi göstermektedir.	36
Şekil 2.32: Pt memristör sinh eğri modeli, mavi: veri, kırmızı: eğri.....	37
Şekil 2.33: Au memristör gaussian modeli ile veri karşılaştırması, kırmızı: giriş akım sinyali, yeşil: ölçülen voltaj, mavi: eğri modeli	38
Şekil 2.34: Au memristör sinh eğri modeli, mavi: veri, kırmızı: eğri	39
Şekil 2.35: Pt memristör Verilog-A ve SPICE modelleri simülasyon sonucu, yeşil: giriş voltajı, mavi: ölçülen akım, kırmızı: SPICE modeli akımı, mor: Verilog-A modeli akımı.....	41
Şekil 2.36: Au memristör Verilog-A ve SPICE modelleri simülasyon sonucu, mavi: giriş akımı, yeşil: ölçülen voltaj, kırmızı: SPICE modeli voltajı, mor: Verilog-A modeli voltajı.....	41
Şekil 2.37: Pt ve Au memristör Verilog-A ve SPICE modelleri I-V grafikleri, mavi: gerçek veri, kırmızı: Verilog-A modeli simülasyon sonucu, yeşil: SPICE modeli simülasyon sonucu	42
Şekil 3.1: Memristörlü HCO Devresi, kırmızı: voltaj sürümlü topoloji, mavi: akım sürümlü topoloji.....	43
Şekil 3.2: Tek memristör 1 V, 10 Hz giriş (a) I-V grafiği (b) zamana bağlı analiz, yeşil: giriş voltajı, mavi: akım, kırmızı: memristans	45
Şekil 3.3: 10 seri memristör 1 V, 10 Hz giriş (a) I-V grafiği (b) zamana bağlı analiz, yeşil: giriş voltajı, mavi: akım, kırmızı: memristans.....	45
Şekil 3.4: 10 seri memristör 10 V, 10 Hz giriş (a) I-V grafiği (b) zamana bağlı analiz, yeşil: giriş voltajı, mavi: akım, kırmızı: memristans.....	46
Şekil 3.5: 10 paralel memristör 1 V, 10 Hz giriş (a) I-V grafiği (b) zamana bağlı analiz, yeşil: giriş voltajı, mavi: akım, kırmızı: memristans.....	46

Şekil 3.6: 1 V 10 Hz giriş altında tek, seri ve paralel bağlantıların I-V grafikleri, mavi: paralel, kırmızı: tek, yeşil: seri.....	47
Şekil 3.7: Akım sürümlü topolojide dirençli devrelerin faz portresi, mavi: dirençsiz, kırmızı: 15 M Ω , sarı: 50 M Ω , mor: 100 M Ω	48
Şekil 3.8: Akım sürümlü topolojide seri Au memristörlü devrelerin faz portresi, mavi: dirençsiz, kırmızı: 25 seri Au memristör, sarı: 100 seri Au memristör, mor: 300 seri Au memristör	49
Şekil 3.9: Akım sürümlü topolojide paralel Pt memristörlü devrelerin faz portresi, mavi: dirençsiz, kırmızı: 5 paralel Pt memristör, sarı: 10 paralel Pt memristör, mor: 25 paralel Pt memristör, yeşil: 100 paralel Pt memristör	50
Şekil 3.10: Akım sürümlü topolojide dirençsiz, dirençli ve memristörlü devrelerin faz portrelerinin karşılaştırması, mavi: dirençsiz, kırmızı: 15 M Ω , sarı: 100 paralel Pt memristör, mor: 25 seri Au memristör	51
Şekil 3.11: Voltaj sürümlü topolojide dirençsiz, dirençli ve memristörlü devrelerin faz portrelerinin karşılaştırması, mavi: dirençsiz, kırmızı: 150 M Ω , sarı: 5 paralel Pt memristör	52
Şekil 3.12: CPG devresindeki HCO devrelerinin bağlantıları, gri: uyarıcı bağlantı, siyah: engelleyici bağlantı, LF: sol ön ayak, RF: sağ ön ayak, LH: sol arka ayak, RH: sağ arka ayak.....	53
Şekil 3.13: Akım sürümlü CPG devrelerinin çıktılarının karşılaştırması	54
Şekil 3.14: Voltaj sürümlü CPG devrelerinin çıktılarının karşılaştırması.....	55
Şekil 3.15: Akım Sürümlü CPG frekans ve genlik değişimi karşılaştırması	55
Şekil 3.16: Voltaj Sürümlü CPG frekans ve genlik değişimi karşılaştırması.....	56
Şekil 3.17: LPF layout görüntüsü.....	57
Şekil 3.18: Kapasitörsüz HCO layout görüntüsü	58
Şekil 3.19: HCO layoutu.....	58
Şekil 3.20: CPG layoutu.....	59
Şekil 3.21: CPG devresi β için parametrik analiz, sarı: $\beta=2$, mor: $\beta=3$, yeşil: $\beta=4$, kırmızı: $\beta=5$, mavi: $\beta=6$	60
Şekil 3.22: CPG devresi ω için parametrik analiz, mavi: $\omega =2$, kırmızı: $\omega = 3$, yeşil: $\omega = 4$, sarı: $\omega = 5$, mor: $\omega = 6$	60
Şekil 3.23: CPG devresi γ için parametrik analiz, kırmızı: $\gamma = 1/3$, sarı: $\gamma = 2/3$, mavi = 1	61
Şekil 3.24: CPG devresi V_{dd} için parametrik analiz, mor: 1 V, sarı: 2 V, kırmızı: 3 V, yeşil: 4 V, mavi: 5 V.....	61
Şekil 3.25: CPG devresi V_{cc} için parametrik analiz, kırmızı: 0.1 V, sarı: 0.6 V, yeşil: 1.1 V, turkuaz: 1.6 V, lacivert: 2.1 V	62
Şekil 3.26: CPG devresi I_r için parametrik analiz, kırmızı: 1 nA, mavi: 10 nA, yeşil: 100 nA, sarı: 1 μ A.....	62
Şekil 3.27: CPG devresi C için parametrik analiz, sarı: 1 nF, kırmızı: 10 nF, yeşil: 100 nF, mavi: 1 μ F	63
Şekil 3.28: 10 nF ve 100 pF kapasitör kullanan CPG'lerin çıkış akımları karşılaştırması	64



ÇİZELGE LİSTESİ

Sayfa

Çizelge 2.1: Verilog-A ve SPICE modellerinin parametreleri..... 40





KISALTMALAR

A	:Amper
Au	:Altın
CMOS	:Bütünleyici Metal Oksit Yarı İletken
CPG	:Merkezi Patern Oluşturucu
CRS	:Bütünleyici Dirençsel Anahtarlama
F	:Farad
HCO	:Yarı Merkez Osilatör
HP	:Hewlett-Packard
HRS	:Yüksek Direnç Durumu
Hz	:Hertz
LF	:Sol Ön Ayak
LH	:Sol Arka Ayak
LPF	:Alçak Geçirgen Filtre
LRS	:Düşük Direnç Durumu
MATLAB	:Matris Laboratuvarı
MOSFET	:Metal Oksit Yarı İletken Alan Etkili Transistör
NMOS	:N-kanal Metal Oksit Yarı İletken
PMOS	:P-kanal Metal Oksit Yarı İletken
Pt	:Platin
QMM	:Yarı Statik Memdiyot Modeli
RF	:Sağ Ön Ayak
RH	:Sağ Arka Ayak
SPICE	:Entegre Devre Odaklı Simülasyon Programı
TiO₂	:Titanyum Dioksit
TiO_{2-x}	:Katkılanmamış Titanyum Dioksit
V	:Volt



SEMBOL LİSTESİ

Bu çalışmada kullanılmış olan simgeler açıklamaları ile aşağıda sunulmuştur.

Simgeler	Açıklama
φ	Akı
q	Yük
R	Direnç
L	İndüktans
C	Kapasitans
V	Voltaj
M	Memristans
W	Memdüktans
R_{on}	Memristörün En Düşük Direnci
R_{off}	Memristörün En Yüksek Direnci
μ_v	Dopant Mobilitesi
λ	Durum Değişkeni
τ	Zaman Sabiti
V_t	Termal Voltaj
I_τ	HCO Besleme Akımı
β	Uyarılma Parametresi
ω	Sinaptik Ağırlık
I_{ui}	HCO Çıkış Akımı
α	Düzeltilme Parametresi
I_0	Akım Büyüklük Faktörü
R_s	Seri Direnç Fonksiyonu Parametresi
R_i	İç Direnç Parametresi
Γ	Çıkıntı Fonksiyonu
V_s	Set Voltajı
V_r	Reset Voltajı
η_s	Set Eğrisi Geçiş Parametresi
η_r	Reset Eğrisi Geçiş Parametresi
I_{sb}	Snapback Akımı
γ	Pencere Büyüklük Katsayısı, Akım Aynası Oranı
R_{pp}	Paralel Direnç
M_o	Ortalama Memristans
W_n	NMOS Genişliği
L_n	NMOS Uzunluğu
W_p	PMOS Genişliği
L_p	PMOS Uzunluğu
V_{dd}, V_{cc}	HCO, CPG Besleme Voltajları
V_{ref}, V_{refc}	Memristör Besleme Voltajları
I_s	HCO Giriş Akımı



1. GİRİŞ

1.1 Kayıp Devre Elemanı: Memristör

İsmi memory (hafıza) ve resistor (direnç) kelimelerinin birleşiminden alan memristör, ilk kez 1971 yılında Leon Chua tarafından ortaya teorik olarak konan lineer olmayan, pasif, iki terminalli, dördüncü devre elemanıdır [1]. İsmi oluşturulan kelimelerden hareketle hafızalı direnç olarak da adlandırılır.

Elektrik-elektronik mühendisleri olarak elektronik ve elektromanyetik devreleri analiz ederken dört temel büyüklükten faydalanırız. Bunlar: voltaj (V), akım (I), yük (q) ve akı (φ)'dır. Bu 4 temel büyüklüğün arasındaki ilişkiyi denklemler ile ifade etmek istersek $C(4,2) = 6$ tane denkleme ihtiyaç duyarız. Burada voltaj ve akı arasındaki ilişkiyi Faraday Yasası tanımlar. Buna göre manyetik akının zamanla değişimi voltaj oluşturur yani voltaj akının zaman göre türevidir. Yük ve akım arasında da buna benzer bir şekilde ilişki vardır. Buna göre de akım yük miktarının zamana göre türevidir veya diğer şekliyle yük miktarı akımın zaman göre integralidir [2]. Bu doğrudan ilişkilerin yanı sıra üç temel devre elemanı (direnç, kapasitör ve indüktör) ile kalan dört ilişkinin üçünü ifade edebiliriz. Direnç ile voltaj ve akım, kapasitör ile voltaj ve yük, indüktör ile de akı ve akım arasındaki ilişkiyi ifade edebiliriz. Bu denklemler denklem 1.1'den denklem 1.5'e kadar tanımlanmıştır:

$$\varphi(t) = \int_{-\infty}^t v(\tau) d\tau \quad (1.1)$$

$$q(t) = \int_{-\infty}^t i(\tau) d\tau \quad (1.2)$$

$$R = \frac{dV}{dI} \quad (1.3)$$

$$L = \frac{d\varphi}{dI} \quad (1.4)$$

$$C = \frac{dq}{dV} \quad (1.5)$$

Burada altıncı denklem olan akı ve yük arasındaki ilişkiyi gösteren denklemin eksik olduğu görülmektedir. Chua bu ilişkiyi de tanımlayan bir devre elemanı olması gerektiğini ifade etmiştir [1]. Bu ilişki denklem 1.6'da tanımlanmıştır. Burada M,

devre elemanın gösterdiği anlık direnç olan memristansı ifade eder ve birimi ohm (Ω)'dur.


$$M(q) = \frac{d\varphi(q)}{dq} \quad (1.6)$$

Denklem 1.6'da pay ve payda kısımlarına sırasıyla denklem 1.1 ve denklem 1.2'yi yerleştirip sadeleştirdiğimizde memristansı voltaj ve akım cinsinden ifade ederiz ve bu da dördüncü devre elemanı olan memristörün I-V denklemini bize verir. Bu denklem, denklem 1.7'de verilmiştir.

$$V(t) = M(q(t))i(t) \quad (1.7)$$

Bu denkleme baktığımızda memristörün I-V denklemi direnç ile aynı gözükse de burada dikkat edilmesi gereken durum memristansın zamana bağlı değişen yük miktarının bir fonksiyonu olup buna bağlı olarak değişmesidir. Direnç, akım ve voltaj arasındaki türevsel ilişkiyi ifade ederken, memristör akım ve voltajın zamana bağlı integralleri arasındaki türevsel ilişkiyi ifade eder. Bir başka deyişle, memristör voltaj ve akım arasında zaman-integral ilişkisi kurar.

Memristörün kapatmış olduğu altıncı denklem açığı ve dört temel büyüklük arasındaki ilişkileri Şekil 1.1'deki gibi görselleştirebiliriz.



Şekil 1.1 Dört temel büyüklük arasındaki türevsel ilişkiler [3]

Chua, memristörün genel denklemlerini bize sunarken bu denklemlerin iki farklı şekilde ifade edilebileceğini öne sürmüştür. Bu denklemler yükün veya akının fonksiyonları olarak ifade edilebilir. Denklem 1.6 ve denklem 1.7’de ifade edilen denklemler yükün fonksiyonu olarak ifade edilmiştir ve yük-kontrollü (akım ile sürülen) memristör olarak adlandırılmıştır.

Benzer şekilde bu denklemleri akının fonksiyonu olarak denklem 1.8 ve denklem 1.9’daki gibi ifade edebiliriz. Bu şekilde ifade edilen memristör, akı-kontrollü (voltaj ile sürülen) memristör olarak adlandırılmıştır. Burada W memdüktransı ifade eder. Birimi Siemens’tir. Memristansın tam aksine direnci değil iletkenliği ifade eder.

$$W(\varphi) = \frac{dq(\varphi)}{d\varphi} \quad (1.8)$$


$$i(t) = W(\varphi(t))V(t) \quad (1.9)$$

1.2 Memristörün Çalışma Prensipleri, Özellikleri ve Kullanım Alanları

Klasik bir analogi olarak direnci bir su borusuna, elektrik akımını içinde akan suya ve voltajı da borunun iki ucu arasındaki su miktarına veya suyun basıncına benzetiriz. Bu analogide borunun çapı arttıkça iletkenlik artar ve direnç azalır. Söz konusu direnç olunca bu borunun çapı sabittir ve akan su miktarına göre değişkenlik göstermez. Yani direnç akan akım miktarına göre değişkenlik göstermeyecektir. Memristörü ise benzer bir şekilde akan su miktarına göre çapı değişebilen elastik bir boruya benzetebiliriz. Bu analogiye göre suyun basıncını arttırdığımız zaman daha fazla su akacaktır ve daha fazla akan su da elastik borunun çapını genişletecektir. Aynı şekilde akan su miktarı azaldıkça da çapı daralacaktır. Yani akan elektrik akımı arttıkça memristörün göstermiş olduğu direnç azalacak ancak elektrik akımı azaldıkça memristörün göstermiş olduğu direnç artacaktır. Bu analogi başka makalelerde de bahsedilmektedir [4]. Bu analogi açıklayıcı olmakla birlikte memristörü tam olarak anlamakta yeterli değildir. Buna ek olarak akım kesildiği takdirde cihazın direncini koruyacağı yani hafıza özelliğini de eklemek gerekir.

Memristörün teorik tipik zamana bağlı akım ve voltaj grafiği Şekil 1.2’deki gibidir. Burada memristörün terminaleri arasına LTSpice simülasyon ortamında 1 V genlikli, 0.5 Hz frekansında sinüs gerilim uygulanmıştır. Mavi renkli çizgi voltajı, yeşil renkli çizgi memristörün içinden geçen akımı, kırmızı renkli çizgi ise memristansı göstermektedir. Memristansın akımın düşük olduğu noktalarda yüksek, akımın yüksek


olduğu noktalarda ise düşük olduğu görülmektedir. Memristörün memristansı iki değer arasında değişkenlik gösterir. Bu iki değerden yüksek olanı R_{off} , düşük olanı R_{on} diye isimlendirilir.



Şekil 1.2: Memristör'ün zamana bağlı voltaj, akım ve memristans grafiği. (a) mavi: voltaj, yeşil:akım. (b) Memristans grafiği

Memristörün tipik frekansa bağlı olarak akım-voltaj grafiği Şekil 1.3'te verilmiştir. Burada memristörün birinci ve üçüncü kuadrantta çalıştığı, lineer olmayan ve pasif bir devre elemanı olduğu anlaşılmaktadır. Her iki kuadrantta da bir çevrim oluştuğu ve histerisis eğrisi görülmektedir. Frekans arttıkça çevrimlerin daraldığı ve genliklerinin düştüğü, bununla birlikte memristif özelliğinin zayıflayıp klasik direncin davranışına yaklaştığı görülmektedir.

Bununla birlikte memristörler rezistif anahtarlama özellikleri sayesinde 100ps civarında çok kısa sürelerde çok hızlı bir şekilde anahtarlama yapabilirler [5]. Bu özellik kapalı durumda bulunan memristöre yüksek voltaj uygulanarak yalıtkanın içinde iletken filament oluşturulur. Buna “forming process” denir. Filament oluşuktan sonra reset voltajı uygulanarak filamentte kopukluk oluşturulur ve cihaz yüksek direnç bölgesine geçer, set voltajı uygulanarak filamentin kopukluk oluşan kısmı yeniden oluşturulur ve cihaz tekrardan düşük direnç bölgesine geçer [6]. Bu şekilde anahtarlama sağlanmış olur.



Şekil 1.3: Memristörün akım-voltaj grafiği, yeşil: 0.5 Hz, mavi: 1 Hz, kırmızı: 10 Hz

Memristörün nöronlar arasındaki iletimi sağlayan sinapsları modelleyebileceği ve bu özelliğini kullanarak yapay nöral ağlar kurulabileceğini gösteren çalışmalar mevcuttur [7,8]. İki tane nöron arasındaki sinaptik ağırlık iki nöron arasındaki iyonik hareketin büyüklüğü ile ayarlanır ve burada tutulan ağırlıklar ve nöronlar arasındaki sinaptik bağlantılar ile öğrenme ve hareket sağlanır. Memristör ise bu tanıma çok uygundur çünkü hem içinden geçen akıma göre farklı memristans gösterir hem de bu memristans değeri akım olmadığı zaman aynı kalır yani hatırlanır. Bu sayede donanımsal olarak kurulması bir hayli zor olan nöral yapay ağların, donanımsal şekilde uygulanması kolaylaşır [9]. Bu özellikleri sayesinde nöromorfik devrelerde kullanılması öngörülmüştür.

Memristörlerin az önceki paragrafta bahsedilen analog özelliklerinin dışında dijital anahtarlar olarak da kullanabiliriz. Memristörü yüksek direnç durumunda kapalı ve düşük direnç durumunda açık olarak düşünebiliriz. Bunu sağlamak için yüksek R_{off}/R_{on} oranına ihtiyaç duyulur. Bu şekilde memristörler ile mantık kapıları kurulabilir ve çapraz çubuk dizilerinde (crossbar array) kullanılabilir. [10,11]. Transistörlere göre daha az enerji kullanması ve daha az yer kaplaması faydaları arasındadır [14].


Aynı zamanda bu tezin de konusu olan Merkezi Patern Oluşturucu (CPG) ve Yarım Merkez Osilator (HCO) devrelerinde kullanıldığında dinamik sönümleme etkisi yarattığı, devrenin kararlılığını artırırken frekans ve genlik modülasyonu sağlamaya imkân verdiği Köymen tarafından ortaya konmuştur [12].

1.3 Memristör Modelleri

Devre tasarlama süreci önemli ölçüde simülasyonlara dayanır. Simülasyon yapabilmek için de kullanılacak cihazların olabildiğince tutarlı modellerine ihtiyaç duyulur. Memristör, 1971 yılında teorisi ortaya atıldıktan sonra 2008 yılına kadar teorik bir cihaz olarak kaldı. 2008 yılında HP laboratuvarlarında Strukov vd. tarafından ilk memristör üretildi [13]. Devamında daha başka gruplar daha farklı yapılarda üretimler yaptılar. HP'nin ürettiği memristör dahil olmak üzere tüm üretilen memristörlerden alınan deneysel sonuçlar teorik memristörünkünden farklıydı. Hem üretilen yapıların farklı olması hem de alınan deneysel sonuçlarda teorik ideal davranışın gözlenememesi ve bu cihazları devre içinde kullanmak için simülasyonlar yapılması gerektiği için farklı modellere ihtiyaç duyulmuştur. Bunun için her grup kendi cihazını simüle edebilmek için farklı modeller geliştirmişlerdir. Başta HP kendi ürettiği cihaz için lineer dopant hareketini baz alan modeli geliştirdikten sonra Joglekar aynı cihaz için lineer olmayan dopant hareketini modelleyen bir model geliştirmiştir. Bu hareketi ifade eden fonksiyona da pencere fonksiyonu adını vermiştir [15]. Ardından Biolek bu pencere fonksiyonunu güncelleyerek yeni model oluşturmuş ve bu modelin SPICE kodunu yazmıştır. Her ne kadar ideal memristörler ve HP'nin ürettiği olduğu memristörler bu modeller ile modellenenirse de değişik malzemelerden üretilen, farklı yapılara sahip cihazlar doğal olarak daha farklı memristif karakteristik gösterirler. Bu nedenle çeşitli memristörleri modelleyebilmek için geliştirilmiş bir memristör modeli gereklidir. Bazı gruplar genel model çıkarma üzerinde çalışmış olsalar da [17-19] memristörün kabul edilmiş genelleşmiş bir modeli henüz bulunmamaktadır. Memristörün anahtarlama özelliği incelenirken diyodik davranış gösterir. Bu anahtarlama davranışı $Pt/TiO_2/TiO_{2-x}/Pt$ yapısındaki cihazlar için gözlemlenmiş ve karakterize edilmiştir [20]. Bu davranış cihazların içinde gerçekleşen iyonik hareket boyutunda incelenmiş ve iki kutuplu anahtarlama mekanizması ismini almıştır [21]. Farklı cihazlar için genellenebilecek bir model üzerine çalışan Blasco vd. genel diyot denklemini kullanarak "memdiyot" modelini ortaya koymuştur [22]. Bu memdiyot modelinden ilham alınarak "Quasi-Static Memdiode (QMM)" ve "Complementary Resistive Switching (CRS)" olmak üzere iki memristör modeli geliştirilmiştir. Genel bir model olmaya aday, çok sayıda denkleme ve parametreye sahip olan başarılı modellerdir. Çeşitli memristörlerdeki ideal olmayan davranışları da modelleyen bu modeller kullanılarak $TiN/HfO_2/Hf$, $Pt/SiO_2/GeSe/Cu$, $Pd/Ta_2O_{5-x}/TaOy/Pd$ ve grafen-Zr yapılar gibi farklı malzemelerden oluşan cihazlar başarıyla modellenmiştir [23,24].

1.3.1 HP memristör modeli

HP'nin 2008 yılında ürettiği memristör Pt/TiO₂/TiO_{2-x}/Pt yapısında olan platin elektrotlar arasında katkılanmış ve katkılanmamış titanyum dioksit yarı iletken bir yapı bulunmaktadır. Katkılanmış ve katkılanmamış kısımların kendine özgü direnç değerleri vardır. Cihaz voltaj sürümlü veya akım sürümlü olarak kullanılabilir. Cihaza uygulanan akıma veya voltaja göre katkılanmış kısım ve katkılanmamış kısmın kalınlıkları değişir. Cihaz tamamen katkılanmışken direnç değeri en düşük olur ve bu direnç değerine R_{on} denir. Cihaz tamamen katkılanmamış durumdayken direnç değeri en yüksek olur ve bu direnç değerine R_{off} denir. Uygulanan akım veya voltaj ile yüklü dopantlar iki bölge arasında hareket eder. Bu modelde iyonların hareketi lineer kabul edilmiştir. İyonların hareketine göre bölgelerin kalınlıkları değişir ve kalınlıklara orantılı olarak cihazın memristansı R_{off} ve R_{on} arasında bir değer alır [13]. Cihazın basitleştirilmiş eşdeğer devre modeli Şekil 1.4'te verilmiştir.



Şekil 1.4: HP memristörün basitleştirilmiş eşdeğer devre modeli [13]

Burada w katkılanmış kısmın kalınlığını, D yarıiletken film kalınlığını ifade eder. Katkılanmış kısmın kalınlığı zamanın bir fonksiyonu olarak denklem 1.10'da verilmiştir. μ_v dopant mobilitesini ifade eder.

$$w(t) = \mu_v \frac{R_{on}}{D} q(t) \quad (1.10)$$

Memristans denklemini ise denklem 1.11'de verilmiştir.


$$M(t) = R_{on} \frac{w(t)}{D} + R_{off} \left(1 - \frac{w(t)}{D}\right) \quad (1.11)$$

Eğer denklem 1.10'ü denklem 1.11'de yerine yazarsak ve R_{off} değerinin R_{on} değerinden çok daha büyük olduğunu kabul edersek yükün fonksiyonu olan memristans sadeleşir ve denklem 1.12'deki hali alır:

$$M(q) = R_{off} \left(1 - \frac{\mu_v R_{on}}{D^2} q(t)\right) \quad (1.12)$$

Burada yüksek dopant mobilitesi ve düşük film kalınlığında yüke bağlı memristans değişimin etkisi çok daha yüksek olur. Bu yüzden memristörler davranışlarını nano ölçekte çok daha iyi sergilerler.

HP memristörün modelinin simülasyonu ve ölçüm sonuçlarının akım-voltaj grafikleri Şekil 1.5'te verilmiştir.



Şekil 1.5: HP memristör akım-voltaj grafikleri (a) model simülasyon sonuçları (b) ölçüm sonuçları [13]

1.3.2 Joglekar ve Biolek memristör modelleri

HP ilk memristörü ürettikten sonra Joglekar vd. ve Biolek vd. tarafından lineer olmayan dopant hareketini baz alan modeller geliştirilmiştir [15-16]. Her iki modelde de lineer olmayan davranışı modellemek için pencere fonksiyonları oluşturulmuştur. İki modelin birbirinden ayrılan kısımları pencere fonksiyonlarıdır. HP memristör modelinde bulunan katkılanmış kısmın kalınlığının tüm kalınlığa oranı olan $\frac{w(t)}{D}$ değerine eğer x dersek, cihazın gösterdiği memristans değeri denklem 1.13'teki gibi olur.

$$M(x) = R_{on}x + R_{off}(1 - x) \quad (1.13)$$

Pencere fonksiyonları Joglekar için denklem 1.14'te, Biolek için denklem 1.15'te tanımlanmıştır. Burada p , pencere fonksiyonunun bir parametresidir ve cihazın davranışına göre ayarlanır. stp ise basamak fonksiyonudur ve sıfırdan küçük girdiler için 0, sıfırdan büyük girdiler için 1 çıktısını üretir.

$$f(x) = 1 - (2x - 1)^{2p} \quad (1.14)$$

$$f(x) = 1 - (x - stp(-i))^{2p} \quad (1.15)$$

Biolek bu fonksiyonu güncelleyerek sınır değerine ulaşan memristansın o değerini aşmasını engelleyerek oraya tutunmasını amaçlamıştır [15]. Katkılanmış ve katkılanmamış bölgelerin kalınlıklarının değişim hızı denklem 1.16'da verilmiştir.


$$\frac{dx}{dt} = \frac{\mu_v R_{on}}{D^2} i(t) f(x) \quad (1.16)$$

1.4 Eşik Altı Devreler

MOSFET transistörlerin gate ve source terminalleri arasındaki voltaj belli bir eşiğin üstünde olduğunda drain ve source terminalleri arasındaki voltaja göre lineer veya saturasyon bölgesinde çalıştığı bilinmektedir. Ancak transistörler aslında eşik altında ama eşığe yakın voltajlar uygulandığında da akım geçirirler ve bu akım gate voltajına göre eksponansiyeldir. Buna zayıf inversiyon denir [25]. Bu sayede transistörler çok daha az güç tüketirler ve bu çalışma bölgesinin kendine özgü karakteristiğinden faydalanarak devreler tasarlanabilir [26]. Buna örnek olarak Nakada vd. tarafından analog elektronik bir devre olarak ortaya konan ve Köymen tarafından ilerletilen Half-Center Oscillator (HCO) ve bu devreden türeyen Central Pattern Generator (CPG) devreleri örnek verilebilir [27-29].

1.4.1 Half Center Oscillator (HCO)

Hayvanlar kaslarını hareket ettirirken kasılma ve gevşeme mekanizmalarını kullanırlar. Bu mekanizma ise flexor (kasan) ve extensor (gevşeten) motonöronların ritmik aktivitesi ile oluşur. HCO devresi, motonöronları taklit eden flexor yarı merkez ve extensor yarı merkez devrelerinden oluşan ve tonik bir giriş sinyalini kaslara ritmik çıkış sinyali olarak üreten devredir. Nakada vd. bu devreyi dört tane alçak geçiren filtre ve akım aynaları ile kurmuştur. Tüm devrenin şeması Şekil 1.6'daki gibidir.



Şekil 1.6: Half-Center Oscillator devre şeması [27]

Nakada vd. bu devreyi tasarlarken Matsuoka'nın modelini baz almışlardır [31]. Nakada vd. bu modelin denklemlerini aynı parametreler için birden çok çözüm seti içermeyecek şekilde ve tek yönlü akım kullanacak analog devreler kurulmaya uygun olacak şekilde yeniden düzenlemiştir. Bu denklemler denklem 1.17 ve denklem 1.18'de verilmiştir.

$$\tau \frac{dI_{ui}}{dt} = -I_{ui} + f(I_s - \beta I_{vi} - \omega I_{uj}) \quad (1.17)$$


$$\tau \frac{dI_{vi}}{dt} = -I_{vi} + f(I_{ui}) \quad (1.18)$$

Burada τ zaman sabitidir ve denklem 1.19'de ifade edilmiştir. f ise akımların tek yönlü olmasını sağlayan nonlineer fonksiyondur ve denklem 1.20'da verilmiştir.

$$\tau = \frac{CV_t}{I_\tau} \quad (1.19)$$

$$f(x) = \max(0, x) \quad (1.20)$$


Yukarıdaki denklemlerde C devredeki kapasitans değerini, V_t termal voltaj olan $0.026V$ 'u, I_τ besleme akımını, I_s tonik giriş akımını, I_{ui} i . nöronun iç durumunu, I_{vi} i . nöronun uyarılma durumunu, I_{uj} j . nöronun iç durumunu, I_{vj} j . nöronun uyarılma durumunu, ω i ve j . nöron arasındaki sinaptik ağırlığı, β uyarılma parametresini ifade eder. ω ve β parametreleri transistörlerin boyut oranları ile ayarlanır [27]. Bir nöron için HCO çıkış akımları (I_{ui} ve I_{vi}) Şekil 1.7'de verilmiştir.



Şekil 1.7: Bir nöron için HCO çıkış akımları, sarı: I_{ui} , mavi: I_{vi}

1.4.2 Central Pattern Generator (CPG)

CPG'ler hayvanlarda ritmik bir giriş olmadan ritmik paternde çıktı üreten nöral devrelerdir. Bu paternlere nefes alma, yürüme, koşma, yüzme, midenin sindirme hareketi, çiğneme örnek olarak verilebilir. Bu nöral devreler hayvanların beyinde biyolojik olarak bulunmakla birlikte biyolojiden ilham alarak robotik alanında hareket ve kontrol mekanizmalarını tasarlarken CPG kullanılabilir [30]. 4 ayaklı bir hayvanın her bir ayağı için 1 HCO devresi kullanırsak bu hayvanın hareketini gerçekleştirecek CPG devresi 4 tane HCO devresinden oluşacaktır. Bu 4 HCO devresinin farklı bağlantılarına göre CPG devresi yürüme, koşma, zıplama gibi ayakların farklı çalışma zamanları ve sıralamasına göre farklı hareketler için sinyaller üretecektir. Her bir ayağın I_{ui} akımlarını gösteren grafik Şekil 1.8'de verilmiştir.



Şekil 1.8: 4 uzumlu hayvanın yürüyüşü için çıktı üreten CPG devresi çıktısı, mavi: sağ arka ayak, turuncu: sağ ön ayak, sarı: sol arka ayak, mor: sol ön ayak

1.5 Kullanılan Yöntemler ve Programlar

1.5.1 Fenomenolojik modelleme

Üretilen cihazları devre içinde kullanmak ve simülasyon yapabilmek için uygun modeller üretmek gerekir. Bu modeller genelde I-V karakteristiği ve zamanın fonksiyonu olan akımı, zamanın fonksiyonu olan voltaj cinsinden belli bir zamanda tespit etmek üzerine kuruludur. Ancak memristör gibi hafızalı elemanlar için model aynı zamanda voltajın şimdiki ve bir önceki değerine yani durum değişkenini de barındırması gerekir [32]. Genel olarak durum değişkenindeki değişimi durum değişkeninin şu anki değerine ve uygulanan voltaja göre durum değişkenine λ der isek denklem 1.21'deki gibi ifade edebiliriz.

$$\dot{\lambda} = G(v(t), \lambda) \quad (1.21)$$

Denklem 1.30 modelin dinamik kısmını göstermektedir. Buna bağlı olarak modelin I-V ilişkisini veren statik kısmını ise denklem 1.22'deki gibi ifade edebiliriz.

$$i = F[v(t), \lambda]v(t) \quad (1.22)$$

Burada F ve G fonksiyonlarını elimizdeki veriye eğri uydurarak elde etmeye çalışıyoruz. Pt/TiO₂/TiO_{2-x}/Pt yapısındaki cihazlar için sinh ve eksponansiyel eğrilerin kombinasyonu şeklinde elde edilebildiği görülmüştür [32,33]. Bu tez çalışmasında da fenomenolojik modelleme ve önceki grupların [22-24] elde ettiği modellerden ilham alınarak üretilen cihazların modelleri elde edilmiştir ve devre içinde kullanılmıştır.

1.5.2 Kullanılan programlar

Diğer grupların modelleri ve kendi cihazlarımızın modelleri Verilog-A ve SPICE dillerinde oluşturulmuştur. Devre çizimlerini yapmak ve memristör modellerimizin ve modellerimizi kullandığım devrelerin simülasyonları için LTSpice ve Cadence Virtuoso programları kullanılmıştır. CPG ve HCO devreleri Cadence Virtuoso'da X-FAB XH035 teknoloji kütüphanesi kullanılarak çizilmiş, kendi memristör modellerimizle birlikte kullanılarak simülasyonları yapılmış ve ürettirilmek üzere layoutu çizilmiştir. Ölçüm verilerinin ve Cadence Virtuoso ortamında elde edilen simülasyon çıktılarının grafiklerini çizdirmek ve verileri incelemek için MATLAB kullanılmıştır. Modelleme yaparken eğri uydurmak için MATLAB'ın eğri uydurma aracı kullanılmıştır.

2. ÜRETİLEN CİHAZLARIN MODELLENMESİ


119E367 numaralı proje kapsamında çalışma ekibimiz tarafından üretilen Pt/TiO₂/TiO_{2-x}/Pt ve daha önceden I.Köymen tarafından üretilen Au/TiO₂/TiO_{2-x}/Au yapısındaki memristörlerin fabrikasyonu, bu cihazlardan alınan ölçümler ve bu cihazların modellenmesi ve bu modellerin SPICE ve Verilog-A dillerinde oluşturulması anlatılacaktır. Modelleme yaparken daha önce bu konuda çalışma yapan Saludes-Tapia vd. tarafından ortaya konan QMM (Quasi-Static Memdiode Model) ve CRS (Complementary Resistive Switching) modellerinden [24] ilham alınmıştır ve bu modelin denklemlerinden faydalanılmıştır. Bu sebeple tezin bu kısmında bu modeller de anlatılacak ve incelenecektir. Ürettiğimiz cihazların da benzer karakteristikte çalıştığı fark edilmiştir. Bununla birlikte uygun parametreleri elde etmek için eğri uydurma ve fenomenolojik modellemeden yararlanılmıştır [32].

2.1 Üretim

Au/TiO₂/TiO_{2-x}/Au yapısındaki memristörler 3 inç kalınlığında Si+SiO₂ pul üzerinde üretilmiştir. 400 nm kalınlığında SiO₂ katmanından oluşan bir pasivasyon katmanı, plazma ile güçlendirilmiş kimyasal buhar biriktirme (PECVD) kullanılarak büyütülmüştür. Hem üst hem de alt elektrotlar, termal buharlaştırma kullanılarak üretilen 40 nm kalınlığında altındır. Elektron ışını buharlaştırması ile 5nm kalınlığında krom, altın için adezyon katmanı olarak kullanılmıştır. Elektrotlar, negatif bir fotorezist kullanılarak desenlenmiştir ve kaldırma gerçekleştirilmiştir. Aktif katman, bir TiO₂ hedefin püskürtülmesiyle biriktirilen TiO₂'den ve [34]'de belirtildiği gibi argon ile 5% O₂ plazma içeren bir Ti hedefin püskürtülmesiyle uygulanan TiO_x'den oluşur. Bu katman, pozitif bir fotorezist kullanılarak üretilmiştir. Son olarak, krom ve altın, termal buharlaştırma yoluyla tekrar depo edilip kaldırma yöntemiyle desenlenmiştir.

Pt/TiO₂/TiO_x/Pt yapısındaki memristörler üretim sürecinin başlangıcında, alt elektrotun desenlenmesi için negatif fotolitografi tekniği kullanılmıştır. Ardından, Si+SiO₂ yapısına sahip 4 inçlik bir pul, sırasıyla adezyon tabakası olarak 20 nm kalınlığında Cr ve 7 nm kalınlığında platin tabakaları ile elektron ışını buharlaştırma yöntemiyle kaplanmıştır. Aktif katman için fotolitografi adımını takiben, önce TiO₂ katmanı, ardından sputter yöntemi ile TiO_x katmanı sırayla yatırılmıştır. TiO_x doping


işlemi, Ti hedefinin kullanılması ve içinde 4% O₂ plazması ve argon bulunan bir odada sputter işlemine tabi tutularak gerçekleştirilmiştir. Üst elektrot için liftoff işlemi ve fotolitografi uygulamasını takiben, 20 nm kalınlığında Cr üzerine 7 nm kalınlığında Pt, pul yüzeyinin üstüne elektron ışını buharlaştırma yöntemiyle yatırılmıştır. Son olarak, cihaz liftoff aşamasının tamamlanmasıyla üretilmiştir. Her iki yapı da Şekil 2.1’de gösterilmiştir.



Şekil 2.1: Üretilmiş Memristör mikroskop fotoğrafları ve katmanları gösteren kesit diyagramları (a) Au/TiO₂/TiO_x/Au yapısındaki memristör (b) Pt/TiO₂/TiO_x/Pt yapısındaki memristör

2.2 Memdiyot Modeli

Metal/dielektrik/metal yapısında olan memristif cihazlar için genel bir model ortaya çıkarmaya çalışan Blasco vd. tarafından ortaya konan modeldir. Anahtarlama sırasında voltaja göre akımın diyodik davranış gösterdiği fark edilmiş ve bu davranış modellenmiştir. Bu tip cihazların memristöre seri bağlı çift yönlü diyot gibi çalıştıklarını gözlemleyerek Şekil 2.2’deki eşdeğer devreyi geliştirerek bir model oluşturmuştur [22].



Şekil 2.2: Memdiyot eşdeğer devresi [22]

Bu modelde cihaz yüksek direnç bölgesi (HRS) ve düşük direnç bölgesi (LRS) olmak üzere iki farklı davranış sergilemektedir. Yüksek direnç bölgesinde üstel (diyodik) davranış gösterirken düşük direnç bölgesinde lineer davranış gösterir. Bu davranış aynı ekibin daha sonraki çalışmasında kompakt denklemler ile ifade edilmiştir [23]. Bu denklemler denklem 2.1 ve denklem 2.2’de ifade edilmektedir.

$$I = \text{sgn}(V)[(\alpha R)^{-1} W \{ \alpha R I_0(\lambda) \exp[\alpha(|V| + R I_0(\lambda))] \} - I_0(\lambda)] \quad (2.1)$$

$$\frac{d\lambda}{dt} = g(\lambda) \max(0, \dot{V}) + h(\lambda) \min(0, \dot{V}) \quad (2.2)$$

Bu denklemlerde W, Lambert fonksiyonunu, sgn, işaret fonksiyonu, λ , 0 ile 1 arasında değer alan durum değişkenini, I_0 , durum değişkenine bağlı akım çarpanını, R, modelin seri direncini göstermektedir.

Burada I_0 akım büyüklük parametresidir ve durum değişkenine bağlı bir fonksiyondur. Biolek ve Joglekar memristör modellerinde bulunan memristans denklemine benzer. Durum değişkeninin bir fonksiyonu olan I_0 denklemi denklem 2.3’te verilmiştir.

$$I_0(\lambda) = I_{0max}\lambda + I_{0min}(1 - \lambda) \quad (2.3)$$

Buna bağlı olarak da diyodik akım denklemi denklem 2.4’teki gibidir.

$$I = I_0(\lambda) \{ \exp[\alpha(V - IR)] - 1 \} \quad (2.4)$$

E.Mirenda tekrar eden(recursive) çözümleri ve parçalı çözümleri göz ardı etmek adına Lambert fonksiyonuna Hermite–Pad’e yaklaşımı yaparak Denklem 2.5’teki gibi kullanmıştır:


$$W(x) \approx \ln(1 + x) \cdot \left(1 - \frac{\ln(1 + \ln(1 + x))}{2 + \ln(1 + x)}\right) \quad (2.5)$$

Akım denklemi bu şekilde açıklanmaktadır ancak akım denkleminde durum değişkeni vardır ve bu değişkenin değişimi de denklem 1.18’e bağlıdır. Bu denklemde g ve h türevsel fonksiyonları vardır. Bu fonksiyonlar denklem 1.22 ve denklem 1.23’te verilmiştir.

$$g(\lambda) = \eta^+ \lambda(1 - \lambda) H[V - \Gamma^{+^{-1}}(\lambda)] \quad (2.6)$$

$$h(\lambda) = \eta^- \lambda(1 - \lambda) H[V - \Gamma^{-^{-1}}(\lambda)] \quad (2.7)$$

Burada H basamak fonksiyonudur. Γ çıkıntı (ridge) fonksiyonudur. Cihazın durum değişkeni düşük direnç bölgesinde $\Gamma(-)$ eğrisi ile, yüksek direnç bölgesinde $\Gamma(+)$ eğrisi ile sınırlıdır. Bu durum Şekil 2.3'teki grafikte açıklanabilir.



Şekil 2.3: Hysterion modeli (a) çıkıntı fonksiyonları (b) durum değişkeninin olası bir değişimi [23]

Çıkıntı fonksiyonu denklem 2.8'deki gibi tanımlanmaktadır.

$$\Gamma^{\pm -1}(\lambda) = V^{\pm} + \frac{1}{\eta^{\pm}} \cdot \ln\left(\frac{\lambda}{1-\lambda}\right) \quad (2.8)$$

Bu denklemler kullanılarak durum değişkeninin ayrık zaman fonksiyonu denklem 2.9'daki gibidir.


$$\lambda_t = \min\{\Gamma^-(V_t), \max[\lambda_{t-1}, \Gamma^+(V_t)]\} \quad (2.9)$$

Burada λ_t cihazın durum değişkeninin zamana bağlı fonksiyonunun ayrık zaman fonksiyonudur, V_t ise cihaz üzerindeki voltajın ayrık zaman fonksiyonudur [23].

2.3 QMM (Quasi-Static Memdiode) Modeli

E.Miranda vd. tarafından geliştirilen memdiyot modellerini [23,35,36] kullanarak memristif davranış gösteren cihazlar için genel bir model arayan Saludes-Tapia vd. tarafından ortaya konan ve çeşitli memristörlerdeki ideal olmayan davranışları da dikkate alarak TiN/HfO₂/Hf, Pt/SiO₂/GeSe/Cu, Pd/Ta₂O_{5-x}/TaOy/Pd ve grafen- Zr yapılar gibi farklı malzemelerden oluşan cihazları başarıyla modelleyen modeldir [24]. Bu modelin eşdeğer devresi Şekil 2.4'teki gibidir.

Eşdeğer devrede ideal olmayan seri iç direnci R_i ve paralel direnci R_{pp} ifade eder. R_s değişken seri direnci gösterir ve durum değişkenine göre R_{smax} ve R_{smin} arasında değer alır. Buna seri olarak anti paralel bağlı iki tane diyot ile modellenir. Diyotlar ise paralel bağlı olarak durum değişkeni ile aynı değere sahip bir akım kaynağı, kapasitans ve 1Ω 'luk direnç ile modellenir. Bu kısım cihazın hafıza kısmını oluşturur ve memristif özellik göstermesini sağlar. Durum değişkeni fonksiyonu buna bağlı olarak oluşur.



Şekil 2.4: QMM eşdeğer devresi [24]

Bu modelin voltaja göre akım denklemi Denklem 2.10'daki gibidir.

$$I(V) = I_0(\lambda) \sinh\{\alpha(\lambda)[Vc]\} \quad (2.10)$$

Burada $I_0(\lambda)$ fonksiyonu akım büyüklük faktörü fonksiyonudur ve durum değişkenine (λ) bağlı olarak Denklem 2.11'de gösterilmiştir.

$$I_0(\lambda) = I_{0min} + (I_{0max} - I_{0min})\lambda \quad (2.11)$$

$R_s(\lambda)$ fonksiyonu seri direnç değişkeni fonksiyonudur ve Denklem 2.12'deki gibidir.

$$R_s(\lambda) = R_{smin} + (R_{smax} - R_{smin})\lambda \quad (2.12)$$

$\alpha(\lambda)$ düzeltme parametresi fonksiyonudur ve Denklem 2.13'teki gibidir.

$$\alpha(\lambda) = \alpha_{min} + (\alpha_{max} - \alpha_{min})\lambda \quad (2.13)$$

V_c diyotlar üzerindeki voltajdır ve Denklem 2.14'teki gibidir.

$$V_c = V - [R_s(\lambda) + R_i]I \quad (2.14)$$

Burada R_i cihazın iç sabit direncini ifade eder.

Durum deęişkeni fonksiyonu ise Denklem 2.15'teki gibidir:


$$\lambda(V_c) = \min\{\Gamma^-(V_c), \max[\lambda(V_c)_{t-1}, \Gamma^+(V_c)]\} \quad (2.15)$$

Burada Γ çıkıntı fonksiyonunu (ridge function) $\lambda(V_c)_{t-1}$ ise durum deęişkeninin bir zaman adımı önceki deęerini ifade etmektedir. Γ çıkıntı fonksiyonları denklem 2.16'daki gibidir:


$$\Gamma^\pm(V_c) = \{1 + \exp[-\eta^\pm(V_c - V^\pm)]\}^{-1} \quad (2.16)$$

Burada η^\pm geçiş oranları (transition rates), V^\pm ise set ve reset voltajlarını ifade eder [24].

Bu denklemler kullanılarak QMM modeli SPICE ve Verilog-A yazılım dilleri ile oluşturulmuştur. Bu kodlar ekler kısmında yer almaktadır. Bu model oluşturulduktan sonra LTspice ve Cadence Spectre ortamlarında belirli voltajlar altında simülasyonları yapılmıştır. LTspice ortamında 1.5 V genlikli ve 0.5 Hz frekansa sahip voltaj kaynağı ile QMM modelinin simülasyonu yapılmıştır. Şekil 2.5'te zamana baęlı giriş voltajı ve akım grafięi ile birlikte ölçülen akım sinyali ve I-V grafięi verilmiştir. Şekil 2.6'da ise zamana baęlı giriş voltajı ve durum deęişkeni ile λ -V grafięi verilmiştir.



Şekil 2.5: QMM LTspice analiz sonucu (a) zamana baęlı giriş voltajı ve ölçülen akım (b) I-V grafięi



Şekil 2.6: QMM LTspice analiz sonucu (a) zamana bağlı giril voltajı ve durum değişkeni (b) λ -V grafiği


Grafikleri incelediğimiz zaman görüyoruz ki durum değişkeni 0 iken cihaz akımı düşük direnç bölgesinde yani üstel(sinh) bölgede değişmektedir. Ardından durum değişkeni set eğrisine geldiği zaman yani 1'e doğru artarken cihaz akımı da düşük direnç bölgesinden yüksek direnç bölgesine yani lineer bölgeye geçiş yapar. Ardından durum değişkeni belli bir voltaja kadar 1 kaldıktan sonra reset eğrisine geldiği zaman yani 0'a doğru düşerken cihaz akımı tekrardan düşük direnç bölgesine gelip üstel(sinh) hareket sergilemeye başlar. Bu da histeresis döngüsünü oluşturur.

2.3.1 QMM modelinin parametrik incelenmesi


Saludes-Tapia vd. farklı yapılarda memristif davranış gösteren cihazlar üretmiştir. Bu cihazlar çok farklı yapılarda olmalarına rağmen sadece QMM modelindeki parametreleri cihaza göre ayarlayarak aynı model ile tüm cihazları deneysel sonuçlara oldukça yakın şekilde modellemişlerdir. Bu açıdan modelin genellenebilirliğini kanıtlamışlardır [24]. Bu açıdan bu modelin parametrelerini anlamak önemlidir. Tezin bu kısmında modelin parametrelerinin ne anlama geldikleri anlatılacaktır ve LTspice ortamında yapılan parametrik analizler paylaşılacaktır.

Modelde η_s , η_r , V_s , V_r , α_{max} , α_{min} , I_{max} , I_{min} , R_{smax} , R_{smin} , V_t , I_{sb} , γ , R_i , R_{pp} olmak üzere 15 farklı parametre bulunmaktadır. η_s , η_r parametreleri çıkıntı fonksiyonlarında yer alan set ve reset eğrileri arasındaki geçişte akımın ne derece keskin ve hızlı değişim yaptığını gösteren parametrelerdir. η_s set eğrisine geçişteki yani pozitif taraftaki geçiş hızını temsil ederken, η_r reset eğrisine geçişteki yani negatif taraftaki geçiş hızını temsil eder. Bu parametreler arttıkça pencereler daha

büyük ve daha keskin olur. Diğer değişkenler sabitken η_s için parametrik analiz Şekil 2.7’de ve η_r için parametrik analiz Şekil 2.8’de verilmiştir.




Şekil 2.7: QMM modeli η_s için parametrik analiz




Şekil 2.8: QMM modeli η_r için parametrik analiz

V_s , V_r parametreleri cihazın set ve reset eğrisine geçtikleri voltaj değerlerini temsil ederler. V_s için set voltajı, V_r için reset voltajı diyebiliriz. Bu voltajlarda cihaz set ve reset eğrilerine geçiş yapar. Diyotun açılma voltajına benzetebiliriz. Diğer değişkenler sabitken V_s için parametrik analiz Şekil 2.9’da ve V_r için parametrik analiz Şekil 2.10’da verilmiştir.




Şekil 2.9: QMM modeli V_s için parametrik analiz




Şekil 2.10: QMM modeli V_r için parametrik analiz

α_{max} , α_{min} parametreleri modeli I-V grafiğini genişleten veya daraltan modeli fit etmeye yarayan düzeltme parametreleridir. I-V denkleminde sinh ifadesinin içinde çarpan olarak yer alır ve durum değişkenine göre min ve max değerleri arasında değişir. Bu parametreler büyüdükçe pencereler genişler ve voltaja göre akım daha fazla artıp azalır. Diğer değişkenler sabitken α_{max} için parametrik analiz Şekil 2.11’de ve α_{min} için parametrik analiz Şekil 2.12’de verilmiştir.




Şekil 2.11: QMM modeli α_{max} için parametrik analiz




Şekil 2.12: QMM modeli α_{min} için parametrik analiz

I_{max} , I_{min} parametreleri I-V denkleminde çarpan olarak yer alan $I_0(\lambda)$ fonksiyonu içinde yer alan parametrelerdir. Bu fonksiyon durum değişkenine göre I_{max} ve I_{min} arasında değer alır. Bu parametreler cihazın içinden akan akımın alabileceği maksimum ve minimum değerleri ifade etmez. Diğer parametreler sabitken bu parametreler üstel olarak değiştirilip akımın mutlak değeri logaritmik eksende incelenmiştir. Her değer için pencere gözlenirken bu pençeler I-V grafiğinde y ekseninde ötelenmiş gibi görülmektedir. I_{max} için parametrik analiz Şekil 2.13’de , I_{min} için parametrik analiz Şekil 2.14’de gösterilmiştir.




Şekil 2.13: QMM modeli I_{max} için logaritmik eksenle parametrik analiz




Şekil 2.14: QMM modeli I_{min} için logaritmik eksenle parametrik analiz

R_{smax} , R_{smin} parametreleri eşdeğer devredeki durum değişkenine göre değişen seri direnci ifade eden fonksiyonun içinde bulunan ve o fonksiyonun alabileceği minimum ve maksimum değerleri ifade eden parametrelerdir. Bu parametreler büyüdükçe pençelerin küçüldüğü ve tersi durumda pençelerin büyüdüğü görülmüştür. Bu parametrelerin aynı anda artırılıp azaltıldığı parametrik analiz Şekil 2.15'te gösterilmiştir.




Şekil 2.15: QMM modeli R_s için parametrik analiz

V_t parametresi cihazın içindeki akım değeri I_{sb} değerini geçince açılacağı(set) voltajı göstermektedir. Bu durumda V_t, V_s yerine geçer. Yani cihazın sadece voltajla değil akım ile de set olabileceğini gösteren bu parametre I-V grafiğinin negatif kısmında etki göstermez. Diğer değişkenler sabitken V_t için parametrik analiz Şekil 2.16'da ve I_{sb} için parametrik analiz Şekil 2.17'de verilmiştir.




Şekil 2.16: QMM modeli V_t için parametrik analiz




Şekil 2.17: QMM modeli I_{sb} için parametrik analiz

γ parametresi modelin negatif tarafını fit etmeye yarayan parametredir. Bu parametre arttıkça cihaz daha zor ve yavaş şekilde reset olur. Diğer değişkenler sabitken γ için parametrik analiz Şekil 2.18’de verilmiştir.




Şekil 2.18: QMM modeli γ için parametrik analiz

R_i , R_{pp} parametreleri cihazın iç direncini ve paralel iç direncini ifade ediyor. İdeal olarak R_i değerinin 0, R_{pp} değerinin ise ∞ olması gerekmektedir. Ancak ideal olmayan cihazları modelleyebilmek için bu parametreler eklenmiştir. R_i arttıkça veya R_{pp} azaldıkça cihaz ideallikten uzaklaşır ve histeresis özelliği kaybolmaya başlar. Diğer değişkenler sabitken R_i için parametrik analiz Şekil 2.19’da, R_{pp} için parametrik analiz Şekil 2.20’de verilmiştir.



Şekil 2.19: QMM modeli R_i için parametrik analiz




Şekil 2.20: QMM modeli R_{pp} için parametrik analiz


2.4 CRS (Complementary Resistive Switching) Modeli

Memristörlerin hafıza devrelerinde ve nöral ağlarda kullanılabileceği tespit edilmiştir [37]. Memristörler ile bu tarz devreler kurulurken memristörler çapraz çubuk dizileri (crossbar array) şeklinde dizilirler. Kare matris şeklinde dizilen memristörlerin üst elektrotlarını yatay iletkenler ile alt elektrotlarını ise dikey iletkenler ile bağlayacak olursak NxN boyutundaki bir çapraz çubuk dizisi için 2N tane iletken gerekir ve bu 2N iletkeni kullanarak N² tane memristöre birbirinden bağımsız olarak voltaj uygulayabiliriz. Memristörlere uygulanan voltaj ile memristansını değiştireceğimiz için memristörün analog anahtarlama özelliğini kullanarak memristörde bilgiyi memristans cinsinden saklayabiliyoruz. Aynı şekilde bu değeri okuyabiliriz. Ancak çapraz çubuk dizisi topolojisinde temel bir problem vardır. Buna “sneak path problem” yani akımın izlediği gizli yol problemi denir [38]. Çapraz çubuk dizisi topolojisi ve gizli yol problemi Şekil 2.21’de görselleştirilmiştir.

Gizli yol probleminin yanlış okumalara yol açacağı açıktır. Bu sorunun çözülmesi için çok aşamalı okuma, memristörleri diyotlar ve transistörler ile kullanma (gating) gibi çözümler denenmiştir [38-39]. Bu soruna getirilen bir başka çözüm ise E. Linn vd. tarafından önerilen iki adet bipolar memristif cihazın anti seri bağlanması ile oluşan CRS (Complementary Resistive Switching) yapısıdır [40]. Bu yapı ve I-V grafikleri Şekil 2.22’de verilmiştir.



Şekil 2.21: Memristörlerin kullanıldığı çapraz çubuk dizileri ve gizli yol problemi (a) çapraz çubuk dizisi topolojisi (b) çapraz çubuk dizilerinde gizli yol problemi (c) gizli yol probleminin eş değer devresi [38]




Şekil 2.22: CRS yapısı ve I-V grafikleri (a) Pt/katı elektrolit/Cu yapısındaki memristif cihaz A (b) A cihazının I-V grafiği (c) Cu/katı elektrolit/Pt yapısındaki memristif cihaz B (d) B cihazının I-V grafiği (e) A ve B cihazlarının anti seri bağlanması ile oluşan CRS yapısı (f) CRS I-V grafiği [40]

I-V grafiğini inceleyecek olursak 0 noktasından pozitif yöne doğru gidecek olursak başlangıçta A cihazı düşük direnç bölgesi (LRS), B cihazı ise yüksek direnç bölgesindedir (HRS). Bu durumda CRS’i voltaj bölücü olarak düşünecek olursak voltajın neredeyse tamamı B cihazı üstünde olur ve CRS 1 durumundadır. $V_{th,1}$, B elementinin “Set” voltajıdır yani açıldığı (yüksek direnç bölgesinden düşük direnç bölgesine geçtiği) voltajdır. $V_{th,1}$ ’e ulaşıldığı zaman B cihazı açılacak ve hem A hem B cihazı düşük direnç bölgesinde çalışacaklardır. Bu durumda CRS açık(on) durumdadır ve cihazlar üstündeki voltaj düşümleri eşittir ve bu durum sadece okuma sırasında gerçekleşir. $V_{th,2}$ ise A cihazının “Reset” voltajının yaklaşık 2 katıdır ve düşük direnç bölgesinden yüksek direnç bölgesine geçtiği voltajdır. Bu durumda $V_{th,2}$ ’ye ulaşıldığı zaman B cihazı düşük direnç bölgesinde kalırken A cihazı yüksek direnç bölgesine geçecek ve voltajın neredeyse tamamı A üstünde olacak ve CRS 0 durumuna geçecektir. $V_{th,2}$ üstünde uygulanan tüm voltajlar için bu durum geçerliliğini


koruyacaktır. V_{th2} 'den negatif yöne doğru gidersek V_{th3} 'e kadar aynı durum olacaktır. V_{th3} A cihazının set voltajıdır. V_{th3} 'e geldiği zaman iki cihaz da düşük direnç durumunda olacak ve CRS yine açık durumda olacaktır. V_{th4} 'e ulaşıncaya kadar bu durum bu şekilde devam edecektir. V_{th4} B cihazının “Reset” voltajının yaklaşık iki katıdır ve burada B cihazı yüksek direnç bölgesine geçer. V_{th4} 'e ulaştıktan sonra A cihazı düşük direnç bölgesindedir ve B cihazı yüksek direnç bölgesindedir ve CRS durumu 0 olur. V_{th4} 'ün üstündeki tüm voltajlar için bu durum korunur. CRS ilk durumda (fabrikasyon sonrası) “Off” durumundadır. CRS yapısına V_{th1} 'in iki katından büyük bir voltaj veya V_{th3} 'ün iki katından küçük bir voltaj uygulayarak ilk değer verilebilir.

Saludes-Tapia vd. önceki kısımda anlatılan ve farklı yapılar için geliştirilen QMM modelini anti-seri bağlayarak CRS modelini geliştirmişlerdir [24]. E.Linn vd. bahsettiği yapıda farklı cihazlar üreterek (Pt/SiO₂/GeSe/Cu/GeSe/SiO₂/Pt , Pd/Ta₂O_{5-x}/TaO_x/Pd/TaO_x/ Ta₂O_{5-x}/Pd vs.) ölçümler almışlardır ve bu ölçümlere göre farklı parametreler ile tüm cihazlarını geliştirdikleri aynı CRS modeli ile modellemişlerdir. Bu modelin eşdeğer devresi Şekil 2.23'te gösterilmiştir.




Şekil 2.23: CRS eşdeğer devresi (a) İki tane QMM'in anti seri olarak bağlanarak elde edilen CRS eşdeğer devresi (b) QMM eşdeğer devresi [24]

CRS modeli LTspice ve Cadence Virtuoso ortamlarında SPICE ve Verilog-A dilleri kullanılarak oluşturulup çeşitli simülasyonları yapılmıştır. Kodlar ekler kısmında paylaşılmıştır. Şekil 2.24'te LTspice ve Cadence Virtuoso'da iki anti-seri bağlanan QMM modeli ile oluşan CRS modelleri görülmektedir.




Şekil 2.24: İki adet anti-seri bağlanan QMM ile oluşturulan CRS modelleri (a) LTspice CRS modeli (b) Cadence Virtuoso CRS modeli

LTspice ortamında CRS modeline 2.5 V genlikli 0.5 Hz sinüs giriş voltajı uygulanmıştır ve cihazın içinden akan akım için simülasyon yapılmıştır. Giriş voltajı ve okunan akım için zamana bağlı grafik ve I-V grafiği Şekil 2.25'te verilmiştir.



Şekil 2.25: CRS LTspice analiz sonucu (a) zamana bağlı analiz, mavi: voltaj, yeşil: akım (b) CRS I-V grafiği

Her iki QMM için CRS analizi sırasında durum değişkenleri incelenmiştir. Bu analiz ise Şekil 2.26’da verilmiştir.




Şekil 2.26: CRS için durum değişkeni analizleri (a) zamana bağlı durum değişkeni analizi, mavi: giriş voltajı, kırmızı: durum değişkeni 1, koyu yeşil: durum değişkeni 2 (b,c) voltaja bağlı durum değişkenleri analizi (d) I-V grafiği

2.5 Ölçüm Sonuçları


2.5.1 Pt memristör

Keithley 4200 Yarıiletken Parametrik Analizör kullanılarak voltaj sinyali uygulanmıştır. Pt memristörün terminaleri arasında 2 V ile -2 V arasında 40 mHz frekansında üçgen şeklinde voltaj sinyali uygulanmıştır ve cihazın içinden geçen akım ölçülmüştür. Şekil 2.27’de zamana bağlı ve I-V grafiği olarak uygulanan voltaj sinyali yeşil renk ve ölçülen akım değerleri mavi renk ile gösterilmiştir. Şekil 2.28’de ise cihazın göstermiş olduğu memristans değerleri voltaja ve akıma göre \log_{10} tabanında incelenmiştir.

Şekil 2.27’deki sonuçlara bakıldığı zaman bir histeresis eğrisi açıkça gözükmemektedir. I-V grafiğinin birinci kuadrantında daha dar bir çevrim görülürken üçüncü kuadrantta daha geniş bir çevrim görülmektedir.



Şekil 2.27: Pt memristör ölçüm sonuçları (a) yeşil: giriş voltajı, mavi: ölçülen akım (b) I-V grafiği.




Şekil 2.28: Pt memristör hesaplanan memristans değerleri (a) voltaja karşı \log_{10} tabanında memristans değerleri (b) akıma karşı \log_{10} tabanında memristans değerleri

Şekil 2.28'deki M-V grafiğine bakıldığı zaman düşük ve yüksek direnç bölgeleri iki paralel azalan çizgi şeklinde görülmektedir. Memristif cihazların tipik histeretik davranışının bir sonucu olarak, memristans değerlerinin aynı voltaj değerlerinde iki farklı değer alması (bir pencere oluşturması) gözlemlenir. Tüm ölçümde cihazın gösterdiği en yüksek memristans yaklaşık $4 \text{ G}\Omega$, en düşük memristans değeri ise yaklaşık $7.3 \text{ M}\Omega$ 'dur. En yüksek görülen memristans değerinin en düşük görülen memristans değerine oranı yaklaşık 550'dir. Ancak aynı voltaj noktasındaki yüksek direncin düşük dirence oranı yaklaşık olarak her voltaj noktasında aynıdır ve bu değer de yaklaşık olarak 3'tür. Bu açıdan baktığımızda cihazın $R_{\text{off}} / R_{\text{on}}$ oranı için 3 diyebiliriz. Memristansın pik yaptığı noktalar olarak 0.5 V ve -0.1 V civarı gözükmektedir. Bu durum, cihazın paralel çift yönlü diyot özelliğine sahipmiş ve threshold voltajları bu noktalmış gibi bir izlenim oluşturur. M-I grafiğine baktığımız zaman ise açıkça iki yönde de artan akımla birlikte azalan memristansı görmekteyiz ve bu da memristörlerin tipik bir davranışdır.


2.5.2 Au memristör

Pt memristörden alınan ölçümün aksine burada giriş sinyali olarak akım uygulanmış ve memristörün terminaleri arasındaki voltaj ölçülmüştür. Giriş sinyali olarak $100 \mu\text{A}$ ile $-100 \mu\text{A}$ arasında değişen 40 mHz frekansında üçgen şeklinde akım sinyali uygulanmıştır. Şekil 2.29'de zamana göre uygulanan giriş akımı ve ölçülen voltaj değerleri ile I-V grafiği gösterilmiştir. Şekil 2.30'da cihazın göstermiş olduğu memristans değerleri voltaja ve akıma göre incelenmiştir.

Ölçüm sonuçlarına göre Pt memristöre göre daha simetrik bir I-V grafiği görülmektedir. Memristif cihazların ortak özelliği olan histeresis açıkça görülmektedir. M-V grafiğini incelediğimizde, Pt memristörde olduğu gibi düşük ve yüksek direnç bölgeleri iki paralel açılı çizgi halinde görülmektedir. Tüm ölçümlerde elde edilen en yüksek memristans değeri yaklaşık $60 \text{ k}\Omega$ iken en düşük memristans değeri ise yaklaşık $8 \text{ k}\Omega$ 'dur. Aynı voltaj noktalarında, yüksek ve düşük direnç bölgelerinde memristans değerlerinin oranı 2 olduğundan dolayı $R_{\text{off}} / R_{\text{on}}$ oranı için 2 diyebiliriz. M-I grafiğine baktığımız zaman aynı şekilde memristansın artan akımla birlikte beklenildiği gibi azaldığı görülmektedir. Pt ve Au memristörlerin göstermiş olduğu memristans değerleri bir hayli farklı olsa da $R_{\text{off}}/R_{\text{on}}$ oranlarının neredeyse aynı olduğu görülmektedir.



Şekil 2.29: Au memristör ölçüm sonuçları (a) zamana bağlı giriş akımı yeşil renk ile, ölçülen voltaj değerleri yeşil ile gösterilmiştir. (b) I-V grafiği



Şekil 2.30: Au memristör hesaplanan memristans değerleri (a) voltaja karşı memristans değerleri (b) akıma karşı memristans değerleri

2.6 Eğri Uydurma

Ölçüm verileriyle, memristörlerin davranışını matematiksel olarak incelemek, I-V denklemlerini çıkarmak ve modellerini elde etmek için MATLAB'ın eğri uydurma aracı kullanılmıştır. Hem altın elektrotlu hem de platin elektrotlu memristörlerden elde edilen ölçüm verileri analiz edilmiştir. Öncelikle cihazların zamana göre gösterdiği memristans ve akım, voltajın negatif ve pozitif olduğu kısımlarda iki parçada incelenmiştir ve ikişer tane dördüncü dereceden gaussian eğri uydurulmuştur [41]. Dördüncü derece ile 99% üzerinde R^2 değeri elde edilmiştir ve bu isabetli olduğunu gösterir. Bu şekilde hem veri daha temiz hale gelmiştir hem de eğri modeli elde edilmiştir. Ardından cihazın analitik modelini elde etmek için I-V karakteristiği incelenmiştir ve I-V eğrileri için çeşitli eğriler denendikten sonra en iyi oturan ve en modellenen eğrilerin \sinh ve \sinh^{-1} fonksiyonları ile ifade edilebileceği gözlemlenmiştir.


2.6.1 Pt memristor

Öncelikle zamana bağlı ölçülen akım verisi, giriş voltajı negatifken ve pozitifken olmak üzere iki ayrı parçaya ayrılmıştır ve bu iki parça için ayrı ayrı eğriler uydurulup birleştirilmiştir. Her iki eğri içinde dördüncü ve ikinci dereceden gaussian eğri uydurulmuştur. Her iki eğride de R^2 değeri 0.999'ün üstündedir ve bu da oldukça isabetli bir eğri uydurmaya işaret eder. Zamana bağlı akım için uydurulan eğrilerin denklemleri giriş voltajının pozitif olduğu kısım için Denklem 2.17'de ve negatif olduğu kısım için Denklem 2.18'de verilmiştir. Bu denklemlerde akım nA cinsinden değerlendirilmektedir.

$$I(t) = 7.04e^{-\left(\frac{t-6.48}{0.72}\right)^2} + 10.73e^{-\left(\frac{t-6.87}{1.82}\right)^2} \quad (2.17)$$

$$I(t) = 18.95e^{-\left(\frac{t-5.92}{0.29}\right)^2} + 6001e^{-\left(\frac{t-6.65}{0.7}\right)^2} - 6079e^{-\left(\frac{t-6.64}{0.65}\right)^2} - 197e^{-\left(\frac{t-6.92}{2.47}\right)^2} \quad (2.18)$$

Bu denklemler ile uydurulan eğri ile gerçek verinin karşılaştırması Şekil 2.31'de verilmiştir.



Şekil 2.31: Pt memristör gaussian eğri modeli ile gerçek veri karşılaştırması, düz turuncu çizgi modeli, parçalı çizgi veriyi göstermektedir.


Ardından cihazın analitik modelini çıkartmak için I-V karakteristiği incelenmiştir. Pt memristörde giriş olarak voltaj uygulanmıştı ve cihazın içinden geçen akım ölçülmüştür. Bu sebeple eğriyi uydururken yani I-V denklemini elde ederken voltaj x ekseninde, akım ise y ekseninde incelenmiştir. Ölçüm sonuçlarında her voltaj değeri için iki tane akım değeri bulunmaktadır. Bunlar cihazın düşük direnç bölgesinde ve yüksek direnç bölgesinde çalışırken gösterdiği farklı değerlerdir. Bu yüzden voltajın arttığı ve azaldığı bölgelere ayrı ayrı eğri uydurulmuştur. Voltajın azaldığı bölge için I-V denklemi Denklem 2.19'daki gibidir. Bu denklemde akım nA cinsinden düşünülmelidir. R^2 değeri 0.999'dur.

$$I = 1.16 \times \sinh(2.49 \times V - 1.22) \quad (2.19)$$

Voltajın azaldığı bölge için sinh ile uydurulan eğrinin R^2 değeri 0.974'tür. Bu değer yüksek olsa bile daha iyi bir eğri olması amacıyla basit polinomal eğri uydurulmuştur. Bu sefer R^2 değeri 0.999'dur. Bu denklem Denklem 2.20'de verilmiştir ve akım nA cinsindedir.

$$I = 16.1 \times (V - 0.78)^3 - 9.2 \times (V - 0.96) \quad (2.20)$$

Bu iki denklemin birleştirilmesi ile uydurulan eğri modeli oluşturulmuştur. Pt memristör için ölçüm sonuçları ve uydurulmuş eğri modeli Şekil 2.32'de görülebilir.



Şekil 2.32: Pt memristör sinh eğri modeli, mavi: veri, kırmızı: eğri


2.6.2 Au memristör

Bu kısımda da öncelikle cihazın göstermiş olduğu zamana bağlı memristansa akımın pozitif ve negatif kısımları için eğriler uydurulmuştur. Bu ölçümlerde giriş sinyali akımdır ve voltaj ölçülmüştür. Akımın pozitif kısmı için memristansa uydurulan eğrinin denklemi Denklem 2.21’de verilmiştir. Akımın negatif kısmı için memristansa uydurulan eğrinin denklemi Denklem 2.22’de verilmiştir. Bu eğriler dördüncü dereceden gaussian eğrilerdir. Burada akım A cinsindedir.

$$M(t) = 9.21 \times 10^{11} e^{-\left(\frac{t-72.2}{7.36}\right)^2} + 8.54 \times 10^{17} e^{-\left(\frac{t+56}{9.7}\right)^2} + 1.68 \times 10^5 e^{-\left(\frac{t-149.6}{50.8}\right)^2} + 4.63 \times 10^6 e^{-\left(\frac{t+187.3}{66.18}\right)^2} \quad (2.21)$$

$$M(t) = 3.63 \times 10^7 e^{-\left(\frac{t-96.5}{5.52}\right)^2} + 5.92 \times 10^{17} e^{-\left(\frac{t+18.9}{10.3}\right)^2} + 1.28 \times 10^5 e^{-\left(\frac{t-164.8}{42.3}\right)^2} + 3.92 \times 10^6 e^{-\left(\frac{t+140.4}{65.3}\right)^2} \quad (2.22)$$

Bu denklemler ile uydurulan eğri modelinin veri ile karşılaştırılması Şekil 2.33’te verilmiştir.




Şekil 2.33: Au memristör gaussian modeli ile veri karşılaştırması, kırmızı: giriş akım sinyali, yeşil: ölçülen voltaj, mavi: eğri modeli

Ardından cihazın analitik modelini çıkartmak için I-V karakteristiği incelenmiştir. Au memristörde giriş sinyali akım, ölçülen değer voltaj olduğu için akım x ekseninde voltaj y ekseninde incelenmiştir. Her akım değeri için iki tane voltaj değeri bulunmaktadır. Yükselen ve düşen akım için iki parçada incelenmiştir. Akımın yükseldiği bölge için uydurulan eğri Denklem 2.23'te verilmiştir. R^2 değeri 0.995'dir. Akımın azaldığı bölge için uydurulan eğri Denklem 2.24'de verilmiştir. R^2 değeri 0.999'dur. Bu denklemlerde akım μA cinsinden değerlendirilmelidir.

$$V = 0.184 \times \sinh^{-1}(0.495 \times I) \quad (2.23)$$

$$V = 0.195 \times \sinh^{-1}(0.283 \times I) \quad (2.24)$$

Bu iki denklem birleştirilerek uydurulan eğri modeli ile Au memristör için ölçüm sonuçları Şekil 2.34'te verilmiştir.



Şekil 2.34: Au memristör sinh eğri modeli, mavi: veri, kırmızı: eğri


2.7 Verilog-A ve SPICE modelleri

Verilog-A modeli Cadence Virtuoso’da, SPICE modelleri ise LTspice programında memristörlerimizi devre içinde kullanıp simülasyonlar yapabilmek için oluşturulmuştur. Hiperbolik sinüs eğri modelleri ile QMM modelinin [24] ana denklemi aynı yapıdadır. Aynı zamanda QMM modelinde modellenen davranışlar bizim cihazlarımızda da görülmektedir ve genel I-V grafiği benzeşmektedir. Bu yüzden sinh eğri modellerindeki denklemleri ve fenomenolojik modelleme ve QMM modelindeki parametrik analizler yardımı ile QMM modelinin parametreleri ayarlanarak hem altın elektrotlu memristör hem de platin elektrotlu memristör için Verilog-A ve SPICE modelleri oluşturulmuştur. Bu modellerin kodları ekler kısmında paylaşılmıştır. Bu kodlar yazılırken sözdizimi kısmında iki ayrı makaleden yardım alınmıştır [42,43]. QMM modeli orijinal olarak SPICE dilinde yazılmıştır. Seçilen parametreler Çizelge 2.1’de verilmiştir.


Çizelge 2.1: Verilog-A ve SPICE modellerinin parametreleri

Parametre	Au memristör	Pt memristör
H_0	0	0
R_i	5	10
η_s	150	2
η_r	150	4
V_s	0.8	1.8
V_r	-0.8	-1
V_t	0.8	1.8
I_{max}	6.8e-6	8.5e-8
I_{min}	4e-6	6e-10
I_{sb}	5.2e-6	2.5e-9
γ	0.2	0.1
α_{max}	4.3	1.2
α_{min}	4.3	1.2
R_{smax}	10	10
R_{smin}	10	10


Her iki memristör için de Verilog-A modelleri ölçümlerindeki aynı giriş sinyali ile Cadence Virtuoso ortamında, SPICE modelleri için LTspice ortamında simülasyonları yapılmıştır ve oluşturulan modeller ile gerçek veri çok yüksek ölçüde örtüşmektedir. Pt memristör için zamana bağlı modellerin simülasyon sonuçları ve ölçüm sonuçları Şekil 2.35'te verilmiştir. Giriş voltaj sinyali yeşil ile, ölçülen gerçek akım değerleri mavi ile, SPICE modeli kırmızı ile, Verilog-A modeli mor ile gösterilmiştir. Au memristör için zamana bağlı modellerin simülasyon sonuçları ve ölçüm sonuçları Şekil 2.36'da verilmiştir. Giriş akımı sinyali mavi ile, ölçülen gerçek voltaj değerleri yeşil ile, SPICE modeli kırmızı ile, Verilog-A modeli mor ile gösterilmiştir. Her iki memristörün modellerinin sonuçları ve gerçek verisi I-V grafiği şeklinde Şekil 2.37'de gösterilmiştir.



Şekil 2.35: Pt memristör Verilog-A ve SPICE modelleri simülasyon sonucu, yeşil: giriş voltajı, mavi: ölçülen akım, kırmızı: SPICE modeli akımı, mor: Verilog-A modeli akımı




Şekil 2.36: Au memristör Verilog-A ve SPICE modelleri simülasyon sonucu, mavi: giriş akımı, yeşil: ölçülen voltaj, kırmızı: SPICE modeli voltajı, mor: Verilog-A modeli voltajı



Şekil 2.37: Pt ve Au memristör Verilog-A ve SPICE modelleri I-V grafikleri, mavi: gerçek veri, kırmızı: Verilog-A modeli simülasyon sonucu, yeşil: SPICE modeli simülasyon sonucu

3. GERÇEK CİHAZLARIN ANALOG EŞİK ALTI DEVRELERDE KULLANIMI

HCO ve CPG devrelerine memristörlerin eklenmesi ile salınım ritminin, genliğinin ve çıktı akımlarının istikrarının memristörlerin memristanslarının kontrolü aracılığıyla ayarlanabilir [12,28,41]. I. Köymen memristörlerin bu devreye bağlantıları için akım sürümlü ve voltaj sürümlü olmak üzere iki farklı topoloji önermiştir. Akım sürümlü topolojide akım sürümlü olan memristörler, devredeki kapasitörler arasında çapraz bağlantı sağlar. Voltaj sürümlü topolojide ise voltaj sürümlü memristörler akım aynası oluşturan transistörlerin ortak gate terminallerine bağlanır. Bu topolojilerin şematığı Şekil 3.1’de verilmiştir. Burada mavi renkle gösterilenler akım sürümlü topolojiyi, kırmızı renkle gösterilenler ise voltaj sürümlü topolojiyi göstermektedir.



Şekil 3.1: Memristörlü HCO Devresi, kırmızı: voltaj sürümlü topoloji, mavi: akım sürümlü topoloji [28]

I.Köymen bu devrelerde kullandığı memristörlerin R_{on} ve R_{off} değerlerini devrenin topolojisine göre farklı seçmiştir. Akım sürümlü devrelerde kullandığı memristörler için $R_{on}=100 \text{ k}\Omega$, $R_{off} =16 \text{ M}\Omega$, $M_0=14.4 \text{ M}\Omega$; voltaj sürümlüde kullandığı memristörler için $R_{on}=1 \text{ M}\Omega$, $R_{off} =160 \text{ M}\Omega$, $M_0=144.4 \text{ M}\Omega$ değerlerini ideal bulmuştur [12].

Voltaj sürümlü devrede Pt memristör, akım sürümlü devrede ise Au memristör kullanılmıştır. Devre içinde kullanılan cihaz modellerinde ise ortalama memristans değerleri Pt memristör için yaklaşık $1G\Omega$, Au memristör için ise yaklaşık $500k\Omega$ 'dur. Bu durumda Pt memristör modelinin ortalama direnci arzu edilenden yüksek, Au memristör modelinin ise arzu edilenden düşük olduğu için devre içinde bu cihazları kullanırken Pt memristörleri birbirlerine paralel olacak şekilde, Au memristörleri ise birbirlerine seri olacak şekilde kullanmak gerekir.


HCO ve CPG devreleri Cadence Virtuoso ortamında kurulmuştur ve simülasyonları spectre ile yapılmıştır. Kullanılan transistörler X-FAB şirketinin XH-035 kütüphanesinde bulunan nmos ve pmos transistörleridir.

Tezin bu kısmında memristörlerin seri ve paralel bağlandıklarında nasıl davranış gösterdikleri, gerçek cihazların oluşturulan modelleri ile HCO ve CPG devrelerine bağlanarak zamana bağlı ve faz portresi analizleri yardımıyla frekans, genlik ve kararlılık üstünde nasıl etkilerinin olduğu, bu devrelerin üretilmek üzere hazırlanan layoutları ve bu layoutların optimizasyonu anlatılacaktır.

3.1 Memristörlerin Seri ve Paralel Bağlanması


Memristörler seri bağlandığı zaman hepsine uygulanan ortak voltaj kirchoff yasasına göre voltaj bölünmesine uğrayacaktır ve N tane memristörün seri bağlandığı durumda her memristöre voltajın $1/N$ katı düşecektir. Bu yüzden memristörler memristif davranışını tam gösteremeyecektir ve lineer direnç gibi davranmaya başlayacaklardır. Bu yüzden memristörlerin seri bağlanmış hali de lineer tek bir direnç gibi davranmaya başlayacaktır. Seri bağlı memristörlerin tek bir memristör gibi davranmaları için uygulanan voltajı N katına çıkarmak gerekir. Zaten, birden fazla memristörün birbirine seri bağlanması durumunda lineer dirençlerin seri bağlanması gibi bir etki olacağı, direnç değerleri daha büyük tek bir memristör gibi davranacağı bilinmektedir [44]. Ancak bu durumda tek memristif cihaz karakteristiği yakalamak için voltaj genliğinden veya frekanstan taviz vermek gerekir. Paralel bağlı olduğu durumda ise her memristöre aynı voltaj uygulanacağı için memristörlerin bireysel olarak gösterdikleri voltaja göre akım değerleri aynı kalırken, toplu şekilde gösterdikleri akım memristör sayısı kadar katı olur. Yani memristörler paralel bağlandığı zaman lineer dirençlerin paralel bağlanması gibi daha düşük dirençli bir memristör gibi davranırlar.

Simülasyonlar LTspice ortamında $R_{on} = 100 \Omega$, $R_{off} = 1 \text{ k}\Omega$ değerlerine sahip Biolek memristör modeli ile yapılmıştır. Şekil 3.2’de tek memristöre 1 V, 10 Hz AC giriş sinyali uygulanmıştır ve akım ile memristans incelenmiştir.




Şekil 3.2: Tek memristör 1 V, 10 Hz giriş (a) I-V grafiği (b) zamana bağlı analiz, yeşil: giriş voltajı, mavi: akım, kırmızı: memristans

10 tane memristör seri bağlanarak aynı voltaj altında (1 V, 10 Hz) simülasyon yapılmıştır. Şekil 3.3’te seri memristörler için analiz görülmektedir. Her bir memristörünün memristansının R_{off} değerinde sabit kaldığı görülmektedir çünkü voltaj bölünmesinden dolayı her memristör 1 voltu 0.1 volt olarak paylaşmıştır ve bu voltaj memristörlerin açılmasına yeterli olmamıştır. Bu nedenle seri memristörler seri direnç gibi davranmış ve memristif özelliklerini gösterememişlerdir.




Şekil 3.3: 10 seri memristör 1 V, 10 Hz giriş (a) I-V grafiği (b) zamana bağlı analiz, yeşil: giriş voltajı, mavi: akım, kırmızı: memristans

Şekil 3.4'te 10 seri memristöre giriş voltajının 10 katı olan 10 V, 10 Hz giriş sinyali uygulanmıştır. Bu sefer memristans değerleri 10 kat büyüyen tek bir memristör gibi davranmıştır.




Şekil 3.4: 10 seri memristör 10 V, 10 Hz giriş (a) I-V grafiği (b) zamana bağlı analiz, yeşil: giriş voltajı, mavi: akım, kırmızı: memristans

Şekil 3.5'te 10 tane memristör paralel bağlanmıştır ve 1 V, 10 Hz sinyal uygulanmıştır. Her bir memristör bireysel olarak tek cihazın karakteristiğini aynı şekilde göstermiştir hep birlikte gösterilen memristans değeri 10'da birine inmiştir ve akım değerleri 10 kat artmıştır.



Şekil 3.5: 10 paralel memristör 1 V, 10 Hz giriş (a) I-V grafiği (b) zamana bağlı analiz, yeşil: giriş voltajı, mavi: akım, kırmızı: memristans

Şekil 3.6'da aynı voltaj altında (1 V, 10 Hz) 3 farklı topolojinin I-V grafikleri aynı grafikte incelenmiştir. Giriş sinyali aynı olduğunda seri bağlantıda memristör karakteristiğinin tek çizgi üstüne çökerek kaybolmaya başlayarak lineer direnç gibi davrandığı, paralel bağlantıda ise genişlediği görülmüştür.




Şekil 3.6: 1 V 10 Hz giriş altında tek, seri ve paralel bağlantıların I-V grafikleri, mavi: paralel, kırmızı: tek, yeşil: seri

3.2 Memristör Modellerinin HCO Devresinde Kullanımı

HCO devresi Cadence Virtuoso ortamında kurulmuştur. Başlangıç kısmında bahsedilen parametrelerden $\beta = 5$, $\omega = 3$, $W_{nmos} = L_{nmos} = W_{pmos} = L_{pmos} = 9.6 \mu m$, $C = 10 \text{ nF}$, $I_{\tau} = 50 \text{ nA}$, $I_s = 11 \text{ nA}$, $V_{dd} = 3 \text{ V}$, $V_{cc} = 350 \text{ mV}$ olarak alınmıştır. Voltaj sürümlü topolojide transistörlerin gate terminallerine bağlanan memristörlere bağlı olan voltajlar ise $V_{ref} = 350 \text{ mV}$, $V_{refc} = 680 \text{ mV}$ olarak alınmıştır.


Akım sürümlü ve voltaj sürümlü topolojilerde dirençler ve memristörler bağlanarak simülasyonlar yapılmıştır ve normal HCO devresi ile kıyaslanmıştır. Aynı zamanda direnç ile memristör bağlamanın arasındaki farklar incelenmiştir. Simülasyon sonuçları incelenirken I_{ui} akımı karşısında I_{vi} akımı faz portresi olarak incelenmiştir.

Öncelikle akım sürümlü devre incelenecektir. Akım sürümlü devreye $15 \text{ M}\Omega$, $50 \text{ M}\Omega$ ve $100 \text{ M}\Omega$ olmak üzere ayrı ayrı 3 direnç bağlanmıştır. Normal HCO çıktısı ile karşılaştırıldıkları faz portresi Şekil 3.7'de görülmektedir.




Şekil 3.7: Akım sürümlü topolojide dirençli devrelerin faz portresi, mavi: dirençsiz, kırmızı: 15 MΩ, sarı: 50 MΩ, mor: 100 MΩ

Direnç büyüdükçe dirençsiz çıktıya yakın bir çıktı alınırken direnç küçüldükçe çevrimler daha da küçülmekte ve kararlılık artmaktadır. Şekil 3.8’de Au memristörlerin akım sürümlü devreye farklı sayıda seri şekilde bağlandıkları çıktıların normal HCO devresinin çıktısıyla karşılaştırıldığı faz portresi verilmiştir.




Şekil 3.8: Akım sürümlü topolojide seri Au memristörlü devrelerin faz portresi, mavi: dirençsiz, kırmızı: 25 seri Au memristör, sarı: 100 seri Au memristör, mor: 300 seri Au memristör

Au memristörlü devrede de dirençli devrede gözüken davranışa benzer bir davranış gözlenmiştir. Seri bağlı memristörlerin sayısı azaldıkça çevrimler daralmıştır, sayı arttıkça normal davranışa yaklaşmıştır. Benzer bir analiz Pt memristörlerin paralel bağlanması ile de yapılmıştır. Şekil 3.9'da Pt memristörlerin akım sürümlü devreye farklı sayıda paralel şekilde bağlandıkları çıktılarının normal HCO devresinin çıktısıyla karşılaştırıldığı faz portresi verilmiştir.




Şekil 3.9: Akım sürümlü topolojide paralel Pt memristörlü devrelerin faz portresi, mavi: dirençsiz, kırmızı: 5 paralel Pt memristör, sarı: 10 paralel Pt memristör, mor: 25 paralel Pt memristör, yeşil: 100 paralel Pt memristör

Burada 100 paralel Pt memristör bağlandığında diğerlerine göre ciddi bir fark görülmektedir. Daha dar bir çevrim vardır ve iki akımın da genliği azalmıştır. Bu aynı zamanda memristör kullanarak genlik değişimi sağlanabildiğini göstermektedir. Memristörün etkisini daha net görebilmek adına ortalama değerleri aynı olan 15 M Ω , 100 paralel Pt Memristör, 25 Seri Au memristör karşılaştırılmıştır. Bu faz portresi Şekil 3.10'da verilmiştir.



Şekil 3.10: Akım sürümlü topolojide dirençsiz, dirençli ve memristörlü devrelerin faz portrelerinin karşılaştırması, mavi: dirençsiz, kırmızı: 15 M Ω , sarı: 100 paralel Pt memristör, mor: 25 seri Au memristör

Altın elektrotlu memristör genelde direnç gibi davranmıştır çünkü tezin 3.1'inci kısmında anlatıldığı gibi çok fazla sayıda memristör seri bağlandığı zaman uygulanan voltajı bölüşürler ve çok az voltaj değişimi olacağı için memristif davranış iyi sergilenemez. Ancak Pt memristörde daha iyi bir davranış gözlemlenmiştir. Bundan dolayı voltaj sürümlü devrelerde ve CPG devrelerinde Pt memristör modeli ile devam edilecektir. Voltaj sürümlü devrede 5 paralel Pt memristör ile 150 M Ω 'luk direnç karşılaştırılmıştır. Bu karşılaştırma Şekil 3.11'de görülmektedir.




Şekil 3.11: Voltaj sürümlü topolojide dirençsiz, dirençli ve memristörlü devrelerin faz portrelerinin karşılaştırması, mavi: dirençsiz, kırmızı: 150 M Ω , sarı: 5 paralel Pt memristör

Direnç eklediğimiz zaman dirençsiz yapıya göre daha kararlı olsa da (çevrimleri arası genişlik daha az) I_{ui} akımlarının genliği artmıştır. Memristör eklediğimiz zaman ise daha dar ve kararlı bir çevrim ve genliğin düştüğü görülmektedir. Bu açıdan voltaj sürümlü topolojide platin memristörleri paralel bağlayarak kullanmak, kararlılığı arttırmak ve genliği ayarlamak açısından faydalıdır.

3.3 Memristör Modellerinin CPG Devresinde Kullanılması


Giriş kısmında bahsedildiği gibi 4 ayaklı bir hayvanın yürüme davranışını oluşturmak için 4 tane HCO devresi akım aynaları kullanılarak birbirlerine bağlanmış ve CPG devresi oluşturulmuştur. Akım aynalarındaki transistörler arası orana γ der isek $\gamma=0.33$ olacak şekilde devre kurulmuştur. Diğer parametreler HCO devresindeki gibidir. Yürüme davranışını taklit eden CPG devresindeki HCO'lar arasındaki bağlantı Şekil 3.12'deki gibidir. Farklı bağlantılar ile farklı davranışlar oluşturulabilir. [12, 27] Şekildeki gri oklar n-tipi akım aynaları ile sağlanan uyarıcı bağlantıyı, siyah ok ise p-tip akım aynası ile sağlanan engelleyici bağlantıyı göstermektedir. RF sağ ön ayağı, RH sağ arka ayağı, LF sol ön ayağı, LH sol arka ayağı temsil etmektedir.



Şekil 3.12: CPG devresindeki HCO devrelerinin bağlantıları, gri: uyarıcı bağlantı, siyah: engelleyici bağlantı, LF: sol ön ayak, RF: sağ ön ayak, LH: sol arka ayak, RH: sağ arka ayak. [12]

CPG devresinde bulunan 4 tane HCO devresinin I_{ui} akımları 4 ayağa giden sinyalleri temsil etmektedir. Nakada'ya göre uygun adım sıralaması RH, RF, LH, LF şeklinde bir taraftaki ayakların önce arka sonra ön ayak atıldıktan sonra diğer tarafta da aynı şekilde yapıldığı sıralamadır [27].


CPG devresi bu sıraya oturmadan önce kullanılan zaman sabitinde yaklaşık 1 saniye kadar kararsızdır. Yaklaşık 1 saniyeden sonra ise bu sıralamaya oturur ve ritmik şekilde bu sıralamayı takip eder. Akım sürümlü topoloji için Şekil 3.13'te görülecek şekilde yaklaşık aynı ortalama memristans değerine sahip 100 seri Au memristör, 25 paralel Pt memristör, 50 M Ω 'luk direnç ile kurulan devrenin zamana bağlı analiz çıktısı ile normal CPG devresinin çıktısı oturdukları zaman aralığında karşılaştırılmıştır.




Şekil 3.13: Akım sürümlü CPG devrelerinin çıktılarının karşılaştırması

100 seri Au memristör'ün çıktısı ufak farklar da olsa lineer dirençli devrenin çıktısıyla hemen hemen aynıdır. Bu daha önceki kısımlarda da anlatıldığı üzere beklenen bir durumdur. 25 Paralel Pt memristörlü devrenin çıktısı ise diğerlerinden farklıdır. Normal CPG çıktısına göre açıkça genliği ve frekansı farklıdır.

Voltaj sürümlü topoloji için Şekil 3.14'te görülecek şekilde yaklaşık aynı ortalama memristans değerine sahip 2 paralel Pt memristör, 500 M Ω 'luk direnç ile kurulan devrenin zamana bağlı analiz çıktısı ile normal CPG devresinin çıktısı oturdıkları zaman aralığında karşılaştırılmıştır. Akım sürümlü topolojide memristörlü ve memristörsüz devrenin frekans ve genlik değişimleri incelenmiştir. Bu karşılaştırma Şekil 3.15'te görülmektedir.




Şekil 3.14: Voltaj sürümlü CPG devrelerinin çıktılarının karşılaştırması



Şekil 3.15: Akım Sürümlü CPG frekans ve genlik değişimi karşılaştırması

Karşılaştırma yapılırken LF akımları baz alınmıştır. Dirençsiz devrede periyot 31.3 ms iken memristörlü devrede 33.4 ms'dir. Dirençsiz devrede genlik 1.94 nA iken memristörlü devrede genlik 1.8 nA'dir. Bu şekilde memristör kullanılarak genlik ve periyot değiştirilebilir. Voltaj sürümlü için karşılaştırma Şekil 3.16'da görülmektedir.




Şekil 3.16: Voltaj Sürümlü CPG frekans ve genlik değişimi karşılaştırması

Karşılaştırma yapılırken LF akımları baz alınmıştır. Dirençsiz devrede periyot 31.2 ms iken memristörlü devrede 37 ms'dir. Dirençsiz devrede genlik 1.94 nA iken memristörlü devrede genlik 2.06 nA'dir. Memristörlere bağlanan V_{ref} ve V_{cref} voltajları değiştiğinde daha farklı frekanslar ve genlikler elde edilebilmektedir. Bu şekilde genlik ve frekans ayarlanabilir. Aynı zamanda 1.5. saniyede alınan periyot ölçümü ile 2.7. saniyede alınan periyot ölçümünün aynı olması memristörlü devrenin çok iyi bir kararlılık gösterdiğine işaret eder.


3.4 HCO ve CPG Devrelerinin Layoutları

Devrelerin layoutları XFAB XH-035 teknoloji kütüphanesi kullanılarak Cadence Virtuoso ortamında gerçekleştirilmiştir. CPG devresi 4 tane HCO devresi ve akım aynalarından, HCO devresi ise 4 tane LPF ve akım aynalarından oluşur. Şekil 3.17’de HCO devresindeki LPF’lerden birinin layoutu gösterilmiştir. Burada üstteki Metal-1(gri renkli) katmanı V_{dd} besleme hattını, alttaki Metal-1(gri renkli) katmanı toprak hattını, Metal-2(sarı renkli) katman V_{cc} besleme hattını oluşturur. Transistörlerin gate terminalleri polisilikon (yeşil renkli) katman ile bağlanmıştır. Transistörler (hem NMOS hem PMOS) $9.6 \mu\text{m} \times 9.6 \mu\text{m}$ boyutlarındadır. Transistörlerin diğer terminalleri ise layouttaki konumlarına göre gereken metal katmanları ile bağlanmıştır.



Şekil 3.17: LPF layout görüntüsü

HCO devresinin kapasitörler haricindeki görüntüsü Şekil 3.18’de verilmiştir. Bu layout $275 \mu\text{m} \times 80 \mu\text{m}$ boyutunda ve kapladığı alan $22.000 \mu\text{m}^2$ boyutundadır. Devrenin transistör içeren kısmı kapasitörlere kıyasla çok daha az alan kaplamaktadır.




Şekil 3.18: Kapasitörsüz HCO layout görüntüsü

HCO devresinde 10nF'lık 4 adet kapasitör bulunmaktadır. Kullanılan teknoloji kütüphanesindeki birim alanda en büyük kapasitansı sağlayan kapasitör $4 \text{ fF}/\mu\text{m}^2$ 'lik kapasitans yoğunluğuna sahiptir. Bu kapasitörleri de layouta eklediğimizde devrenin nihai layoutu Şekil 3.19'daki gibidir. Bu layout ise $3200 \mu\text{m} \times 3300 \mu\text{m}$ boyutlarındadır.



Şekil 3.19: HCO layoutu


4 tane HCO devresinin bağlanması ile oluşturulan CPG devresinin layoutu ise Şekil 3.20’de gösterilmiştir. Bu devreye memristörlerin dışarıdan wirebonding ile bağlanması planlanmıştır. Bu devre ise 6500 μm x 6650 μm boyutlarında yani HCO devresinin yaklaşık 4 katı boyutundadır.



Şekil 3.20: CPG layoutu


Kapasitörlerin çok büyük bir alan kaplaması beklenen bir durumdur. Bu devrenin çalışma prensibini bozmadan kapasitörleri küçültmenin yolları araştırılmıştır. Bunun için diğer parametreleri sabit tutarken kapasitörlerin kapasitansı, I_{τ} akımının değeri, V_{cc} , V_{dd} voltaj değerleri, β , ω , γ değerleri ile parameter sweep analizleri yapılmıştır ve CPG devresinin LF ayağı için I_{ui} akımları incelenmiştir.

β uyarılma parametresidir ve devrede kullanılan değeri 5’tir. Sırayla 2, 3, 4, 5 ve 6 değerleri için I_{ui} akımı Şekil 3.21’de incelenmiştir. β 2 iken salınım gözlemlenmemiştir. Onun dışında β değeri arttıkça genlik azalmıştır ve frekans artmıştır.




Şekil 3.21: CPG devresi β için parametrik analiz, sarı: $\beta=2$, mor: $\beta=3$, yeşil: $\beta=4$, kırmızı: $\beta=5$, mavi: $\beta=6$

ω nöronlar arası sinaptik ağırlığı temsil eder ve devrede kullanılan değeri 3'tür. Sırayla 2, 3, 4, 5 ve 6 değerleri için I_{ui} akımı Şekil 3.22'de incelenmiştir. $\omega = 6$ için salınım gözlemlenmemiştir. $\omega = 5$ için salınım genlikleri kararsızdır. $\omega = 2, 3, 4$ için salınım kararlıdır ve ω değeri artarken genlik artmış, frekans azalmıştır.




Şekil 3.22: CPG devresi ω için parametrik analiz, mavi: $\omega =2$, kırmızı: $\omega = 3$, yeşil: $\omega = 4$, sarı: $\omega = 5$, mor: $\omega = 6$

γ akım aynaları arasındaki orandır ve devredeki değeri 1/3'tür. Sırayla 1/3, 2/3 ve 1 değerleri için I_{ui} akımı Şekil 3.23'te incelenmiştir. Bu değer 1 iken salınım kararsızdır. 2/3 iken genlik daha büyüktür ancak daha geç oturur. 1/3 ise ideal değerdir.




Şekil 3.23: CPG devresi γ için parametrik analiz, kırmızı: $\gamma = 1/3$, sarı: $\gamma = 2/3$, mavi = 1

V_{dd} besleme voltajıdır ve devredeki değeri 3 V'dur. Sırayla 1 V, 2 V, 3 V, 4 V, 5 V için I_{ui} akımı Şekil 3.24'te incelenmiştir. 1 V iken beklenildiği gibi osilasyon olmamıştır. Değer arttıkça genlik artmış ve frekans azalmıştır.




Şekil 3.24: CPG devresi V_{dd} için parametrik analiz, mor: 1 V, sarı: 2 V, kırmızı: 3 V, yeşil: 4 V, mavi: 5 V

V_{cc} ise transistörlerin source terminallerinin bağlandığı voltaj kaynağıdır ve devreki değeri 0.35 V'dur. Sırayla 0.1 V, 0.6 V, 1.1 V, 1.6 V, 2.1 V için I_{ui} akımı Şekil 3.25'te incelenmiştir. Değer arttıkça genlik artmış ve frekans azalmıştır.




Şekil 3.25: CPG devresi V_{cc} için parametrik analiz, kırmızı: 0.1 V, sarı: 0.6 V, yeşil: 1.1 V, turkuaz: 1.6 V, lacivert: 2.1 V

I_r besleme akımıdır ve devredeki değeri 50 nA'dır. Sırayla 1 nA, 10 nA, 100 nA, 1 μ A için I_{ui} akımı Şekil 3.26'da incelenmiştir. Değer arttıkça diğer parametrelerden farklı olarak hem genlik artmıştır hem de frekans artmıştır.



Şekil 3.26: CPG devresi I_r için parametrik analiz, kırmızı: 1 nA, mavi: 10 nA, yeşil: 100 nA, sarı: 1 μ A

Son olarak kapasitansı azaltmak istediğimiz için kapasitans için parametrik analiz yapılmıştır. Orijinal devredeki değeri 10 nF'dır. Sırayla 1 nF, 10 nF, 100 nF ve 1 μ F için I_{ui} akımı Şekil 3.27'de incelenmiştir. Diğer değişkenlerden farklı olarak ve I_r 'nin tam aksine değer arttıkça frekans ve genlik azalmıştır.




Şekil 3.27: CPG devresi C için parametrik analiz, sarı: 1 nF, kırmızı: 10 nF, yeşil: 100 nF, mavi: 1 μ F

Analizleri değerlendirdiğimiz zaman kapasitansı azaltmanın frekansı ve genliği arttıracığı görülmektedir. Bu etkiyi kompanse etmek için bir değişkeni değiştirdiğimiz zaman hem frekansın hem de genliğin artması gerekir. Bu değişken için en uygun aday I_τ 'dur. Böyle bir etki yaratmak için I_τ 'yu da azaltmak gerekir. Zaten Denklem 1.19'da olduğu gibi salınımların frekansını belirleyen zaman sabiti kapasitans ile doğru, I_τ ile ters orantılıdır. Yani, kapasitans ile I_τ aynı anda artırılırsa veya aynı anda azaltılırsa devrenin aynı şekilde çalışması beklenir. Parametrik analizlerde I_τ 10 kat azaltılınca frekansın 8,5 kat azaldığı, C 10 kat azaltılınca frekansın 10 kat arttığı görülmüştür. Kapasitörleri orijinal boyutlarının %1ine indirmek istersek I_τ değerini Denklem 3.1'deki gibi hesaplayabiliriz.

$$I_\tau = 50nA \times \frac{1}{10^{\frac{\log 100}{\log 8.5}}} \quad (3.1)$$

Buna göre yeni kapasitans değeri 100 pF, I_τ ise 353 pA olur. Yeni değerler ile kurulan CPG'nin çıkış akımlarının, orijinal CPG ile karşılaştırması Şekil 3.28'de verilmiştir.



Şekil 3.28: 10 nF ve 100 pF kapasitör kullanan CPG'lerin çıkış akımları karşılaştırması

10nF'lık CPG devresi için periyot 31.2 ms ve genlik 1.94 nA iken 100 pF'lık devre için periyot 35.2 ms ve genlik 1.61 nA'dır. Parametreleri daha iyi ayarlayarak neredeyse aynıysa yakalanabilir. Kararlılık ve adım ritmi konusunda herhangi bir olumsuzluk görülmemektedir. Bu sayede daha küçük bir alana CPG devresi sığdırılabilir.

4. SONUÇ VE ÖNERİLER

Tez kapsamında, üretilen Au/TiO₂/TiO_{2-x}/Au ve Pt/TiO₂/TiO_{2-x}/Pt yapılarındaki memristörlerden alınan ölçüm sonuçları incelenmiştir. Bu sonuçlara çeşitli eğriler uydurulmuştur ve eğri modelleri elde edilmiştir. Ardından fenomenolojik modelleme ve Saludes-Tapia v.d. tarafından ortaya konan QMM modelinin denklemlerinden faydalanarak ve bu modelin parametrelerine parametrik analiz yaparak parametrelerini kendi cihazlarımızın ölçüm sonucuna göre uyarlayıp Verilog-A ve SPICE modelleri elde edilmiştir. Elde edilen modeller gerçek ölçüm sonuçlarının I-V karakteristiğini başarılı şekilde yansıtmaktadır.

Bu modellerin CPG ve HCO devrelerinde kullanımları incelenmiştir. Altın elektrotlu memristörler seri bağlanarak, platin elektrotlu memristörler ise paralel bağlanarak kullanılmıştır. Çok sayıda sayıda seri kullanılan altın elektrotlu memristör modelleri lineer direnç gibi davranmıştır ancak platin elektrotlu memristör ise tüm I-V karakteristiğini göstermese bile lineer dirençten farklı bir davranış göstermiştir. CPG ve HCO devrelerinde memristör kullanarak genlik ve frekans ayarlaması yapılabileceği gösterilmiştir.

Bu devrelerin üretilmesi ve gerçek devreden sonuç alınması için bu devrelerin layoutu yapılmıştır. Bu devrelerde kapasitörler çok yer kapladığı için bu kapasitörleri küçültme yoluna gidilmiş ve çıktıların davranışının değişmemesi için parametrik analizler sonucu I_r akımının kapasitans ile aynı anda belli bir oranla azaltılmıştır. Bu optimizasyonun sonucunda devrenin çıktısının aynı karakteristiği gösterdiği ve frekansının ve genliğinin çok değişmediği ve adım sırasını bozmadan kararlı şekilde çalıştığı gösterilmiştir.

İleriki çalışmalarda bu devreler için memristif davranışın daha net görülebileceği şekilde seri veya paralel bağlamaya gerek kalmadan kullanılacak R_{off} ve R_{on} değerlerine sahip memristörler üretilebilir.



KAYNAKLAR

- [1] **Chua, L.** (1971). Memristor-the missing circuit element. *IEEE Transactions on circuit theory*, 18(5), 507-519.
- [2] **Corinto, F., & Forti, M.** (2016). Memristor circuits: Flux—Charge analysis method. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 63(11), 1997-2009..
- [3] **Britannica, T.** Editors of Encyclopaedia. "memristor." *Encyclopedia Britannica*, November 22, 2015. <https://www.britannica.com/technology/memristor>.
- [4] **Johnsen, G. K.** (2012). An introduction to the memristor—a valuable circuit element in bioelectricity and bioimpedance. *Journal of Electrical Bioimpedance*, 3(1), 20-28.
- [5] **Torrezan, A. C., Strachan, J. P., Medeiros-Ribeiro, G., & Williams, R. S.** (2011). Sub-nanosecond switching of a tantalum oxide memristor. *Nanotechnology*, 22(48), 485203.
- [6] **Sawa, A.** (2008). Resistive switching in transition metal oxides. *Materials today*, 11(6), 28-36.
- [7] **Jo, S. H., Chang, T., Ebong, I., Bhadviya, B. B., Mazumder, P., & Lu, W.** (2010). Nanoscale memristor device as synapse in neuromorphic systems. *Nano letters*, 10(4), 1297-1301.
- [8] **Kim, H., Sah, M. P., Yang, C., Roska, T., & Chua, L. O.** (2011). Memristor bridge synapses. *Proceedings of the IEEE*, 100(6), 2061-2070..
- [9] **Adhikari, S. P., Yang, C., Kim, H., & Chua, L. O.** (2012). Memristor bridge synapse-based neural network and its learning. *IEEE Transactions on neural networks and learning systems*, 23(9), 1426-1435.
- [10] **Vourkas, I., & Sirakoulis, G. C.** (2016). Emerging memristor-based logic circuit design approaches: A review. *IEEE circuits and systems magazine*, 16(3), 15-30.
- [11] **Zhang, Y., Shen, Y., Wang, X., & Cao, L.** (2015). A novel design for memristor-based logic switch and crossbar circuits. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 62(5), 1402-1411.
- [12] **Koymen, I.** (2014). HP memristor: analysis, dynamics and analogue circuits.
- [13] **Strukov, D. B., Snider, G. S., Stewart, D. R., & Williams, R. S.** (2008). The missing memristor found. *nature*, 453(7191), 80-83.
- [14] **Liu, G., Shen, S., Jin, P., Wang, G., & Liang, Y.** (2021). Design of memristor-based combinational logic circuits. *Circuits, systems, and signal processing*, 40(12), 5825-5846.
- [15] **Joglekar, Y. N., & Wolf, S. J.** (2009). The elusive memristor: properties of basic electrical circuits. *European Journal of physics*, 30(4), 661.

- [16] **Biolek, Z., Biolek, D., & Biolkova, V.** (2009). SPICE Model of Memristor with Nonlinear Dopant Drift. *Radioengineering*, 18(2).
- [17] **Ren, K., Zhang, K., Qin, X., Yang, F., Sun, B., Zhao, Y., & Zhang, Y.** (2021). VETAM-M: A general model for voltage-controlled memcapacitive-coupled memristors. *IEEE Transactions on Circuits and Systems II: Express Briefs*, 69(3), 1717-1721.
- [18] **Kvatinsky, S., Ramadan, M., Friedman, E. G., & Kolodny, A.** (2015). VTEAM: A general model for voltage-controlled memristors. *IEEE Transactions on Circuits and Systems II: Express Briefs*, 62(8), 786-790.
- [19] **Zha, J., Huang, H., Huang, T., Cao, J., Alsaedi, A., & Alsaedi, F. E.** (2017). A general memristor model and its applications in programmable analog circuits. *Neurocomputing*, 267, 134-140.
- [20] **Yang, J. J., Miao, F., Pickett, M. D., Ohlberg, D. A., Stewart, D. R., Lau, C. N., & Williams, R. S.** (2009). The mechanism of electroforming of metal oxide memristive switches. *Nanotechnology*, 20(21), 215201.
- [21] **Jeong, D. S., Schroeder, H., & Waser, R.** (2009). Mechanism for bipolar switching in a Pt/TiO₂/Pt resistive switching cell. *Physical review B*, 79(19), 195317.
- [22] **Blasco, J., Ghenzi, N., Suae, J., Levy, P., & Miranda, E.** (2014). Modeling of the Hysteretic I - V Characteristics of TiO_2 -Based Resistive Switches Using the Generalized Diode Equation. *IEEE Electron Device Letters*, 35(3), 390-392.
- [23] **Miranda, E.** (2015). Compact model for the major and minor hysteretic I–V loops in nonlinear memristive devices. *IEEE Transactions on Nanotechnology*, 14(5), 787-789.
- [24] **Saludes-Tapia, M., Gonzalez, M. B., Campabadal, F., Suñé, J., & Miranda, E.** (2021). A simple, robust, and accurate compact model for a wide variety of complementary resistive switching devices. *Solid-State Electronics*, 185, 108083.
- [25] **Swanson, R. M., & Meindl, J. D.** (1972). Ion-implanted complementary MOS transistors in low-voltage circuits. *IEEE Journal of Solid-State Circuits*, 7(2), 146-153.
- [26] **Vittoz, E., & Fellrath, J.** (1977). CMOS analog integrated circuits based on weak inversion operations. *IEEE journal of solid-state circuits*, 12(3), 224-231.
- [27] **Nakada, K., Asai, T., Hirose, T., & Amemiya, Y.** (2005) Analog current-mode CMOS implementation of central pattern generator for robot locomotion. In *Proceedings. 2005 IEEE International Joint Conference on Neural Networks*, 2005. (Vol. 1, pp. 639-644). IEEE.
- [28] **Köymen, I., & Drakakis, E. M.** (2018). Current-input current-output analog half center oscillator and central pattern generator circuits with memristors. *International Journal of Circuit Theory and Applications*, 46(7), 1294-1310.
- [29] **Nakada, K., Asai, T., & Amemiya, Y.** (2003). An analog CMOS central pattern generator for interlimb coordination in quadruped locomotion. *IEEE Transactions on Neural Networks*, 14(5), 1356-1365.

- [30] **Ijspeert, A. J.** (2008). Central pattern generators for locomotion control in animals and robots: a review. *Neural networks*, 21(4), 642-653.
- [31] **Matsuoka, K.** (1985). Sustained oscillations generated by mutually inhibiting neurons with adaptation. *Biological cybernetics*, 52(6), 367-376.
- [32] **Merrikh Bayat, F., Hoskins, B., & Strukov, D. B.** (2015). Phenomenological modeling of memristive devices. *Applied Physics A*, 118, 779-786.
- [33] **Kolka, Z., Bielek, D., & Biolkova, V.** (2015). Improved model of TiO₂ memristor. *Radioengineering*, 24(2), 378-383.
- [34] **Yang, J. J., Borghetti, J., Murphy, D., Stewart, D. R., & Williams, R. S.** (2009). A family of electronically reconfigurable nanodevices. *Advanced Materials*, 21(37), 3754-3758.
- [35] **Patterson, G. A., Suñé, J., & Miranda, E.** (2017). Voltage-driven hysteresis model for resistive switching: SPICE modeling and circuit applications. *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, 36(12), 2044-2051.
- [36] **Miranda, E. A., & Fröhlich, K.** (2019). Compact modeling of complementary resistive switching devices using memdiodes. *IEEE Transactions on Electron Devices*, 66(6), 2831-2836.
- [37] **Bhola, A., & Kanitkar, G.** (2010, February). Memristors and crossbar latches. In *Proceedings of the International Conference and Workshop on Emerging Trends in Technology* (pp. 915-918).
- [38] **Shi, L., Zheng, G., Tian, B., Dkhil, B., & Duan, C.** (2020). Research progress on solutions to the sneak path issue in memristor crossbar arrays. *Nanoscale Advances*, 2(5), 1811-1827.
- [39] **Zidan, M. A., Fahmy, H. A. H., Hussain, M. M., & Salama, K. N.** (2013). Memristor-based memory: The sneak paths problem and solutions. *Microelectronics journal*, 44(2), 176-183..
- [40] **Linn, E., Rosezin, R., Kügeler, C., & Waser, R.** (2010). Complementary resistive switches for passive nanocrossbar memories. *Nature materials*, 9(5), 403-406.
- [41] **Çolak, M., Onay, S., Orhan, B., Milano, G., & Köymen, I.** (2022). Simulation of Half-Center Oscillator Circuits Employing Newly Developed Models of Fabricated Memristors. In *2022 International Symposium on Multidisciplinary Studies and Innovative Technologies (ISMSIT)* (pp. 504-508). IEEE.
- [42] **Abdalla, H., & Pickett, M. D.** (2011). SPICE modeling of memristors. In *2011 IEEE International Symposium of Circuits and Systems (ISCAS)* (pp. 1832-1835). IEEE.
- [43] **Kvatinsky, S., Talisveyberg, K., Fliter, D., Friedman, E. G., Kolodny, A., & Weiser, U. C.** (2011). Verilog-A for memristor models. *CCIT Technical Report*, 801.
- [44] **Georgiou, P. S., Barahona, M., Yaliraki, S. N., & Drakakis, E. M.** (2011). Device properties of Bernoulli memristors. *Proceedings of the IEEE*, 100(6), 1938-1950.



EKLER

EK 1: Pt memristör Verilog-A kodu

EK 2: Pt memristör SPICE kodu

EK 3: Au memristör Verilog-A kodu

EK 4: Au memristör SPICE kodu





EK 1: Pt memristör Verilog-A kodu

```
`include "constants.vams"  
`include "disciplines.vams"  
module PTModel(p, n);  
output n;  
electrical n;  
input p;  
electrical p;  
parameter real H0 = 0;  
parameter real Ri = 10;  
parameter real etas = 2;  
parameter real Vs = 1.8;  
parameter real etar = 4;  
parameter real Vr = -1;  
parameter real Imin = 6e-10;  
parameter real Isb = 2.5e-9;  
parameter real Imax = 8.5e-8;  
parameter real gam = 0.1;  
parameter real Amin = 1.2;  
parameter real Amax = 1.2;  
parameter real Rsmin = 10;  
parameter real Rsmax = 10;  
parameter real Vt = 1.8;  
    real R;  
    real S;  
    real X;  
    real stp;  
    real vsb;  
    real Vc;  
    real Io;
```

```

real A;
real Rs;
analog begin
    @ (initial_step) begin
        X = 0;
        Vc = 0;
    end
if(I(p,n)>Isb) begin
    vsb = Vt;
end
else begin
    vsb = Vs;
end
S=1/(1+exp(-etas*(Vc-vsb)));
R=1/(1+exp(-etar*pow(X,gam)*(Vc-Vr)));
X = min(R,(max(S,X)));

if (X>1) begin
    X=1;
end
if (X<0) begin
    X=0;
end
Io = Imin+(Imax-Imin)*X;
A = Amin+(Amax-Amin)*X;
Rs = Rsmin+(Rsmax-Rsmin)*X;
Vc = V(p,n) - (Rs+Ri)*I(p,n);
I(p,n) <+ Io*sinh(A*Vc);
end
endmodule

```

EK 2: Pt memristör SPICE kodu

```
.subckt PTModel + - H
.params
+ H0=0
+ etas=2 vs=1.8 etar=4 vr=-1
+ imax=8.5E-8 amax=1.2 rsmax=10
+ imin=6E-10 amin=1.2 rsmin=10
+ vt=1.8 isb=2.5E-9 gam=0.1
+ ri=10 CH0=0.1 RPP=1E10
*Auxiliary functions
.func I0(x)=imin+(imax-imin)*x
.func A(x)=amin+(amax-amin)*x
.func RS(x)=rsmin+(rsmax-rsmin)*x
.func VSB(x)=if(x>isb,vt,vs)
.func ISF(x)=if(gam==0,1,pow(x,gam))
.func S(x)=1/(1+exp(-etas*(x-VSB(I(BD))))))
.func R(x)=1/(1+exp(-etar*ISF(V(H))*(x-vr)))
*Memory equation
BH 0 H I=min(R(V(C,-)),max(S(V(C,-)),V(H))) Rpar=1
CH H 0 {CH0} ic=H0
*I-V
RE + C {ri}
RS C B R=RS(V(H))
BD B - I=I0(V(H))*sinh(A(V(H))*V(B,-))
RB + - {RPP}
.ends PTModel
```

EK 3: Au memristör Verilog-A kodu

```
`include "constants.vams"
`include "disciplines.vams"
module AUModel(p, n);
output n;
electrical n;
input p;
electrical p;
parameter real H0 = 0;
parameter real Ri = 5;
parameter real etas = 150;
parameter real Vs = 0.8;
parameter real etar = 150;
parameter real Vr = -0.8;
parameter real Imin = 4e-6;
parameter real Isb = 5.2e-6;
parameter real Imax = 6.8e-6;
parameter real gam = 0.2;
parameter real Amin = 4.3;
parameter real Amax = 4.3;
parameter real Rsmin = 10;
parameter real Rsmax = 10;
parameter real Vt = 0.8;
    real R;
    real S;
    real X;
    real stp;
    real vsb;
    real Vc;
    real Io;
```

```

real A;
real Rs;
analog begin
    @ (initial_step) begin
        X = 0;
        Vc = 0;
    end
    if(I(p,n)>Isb) begin
        vsb = Vt;
    end
    else begin
        vsb = Vs;
    end
    S=1/(1+exp(-etas*(Vc-vsb)));
    R=1/(1+exp(-etar*pow(X,gam)*(Vc-Vr)));
    X = min(R,(max(S,X)));

    if (X>1) begin
        X=1;
    end
    if (X<0) begin
        X=0;
    end
    Io = Imin+(Imax-Imin)*X;
    A = Amin+(Amax-Amin)*X;
    Rs = Rsmin+(Rsmax-Rsmin)*X;
    Vc = V(p,n) - (Rs+Ri)*I(p,n);
    I(p,n) <+ Io*sinh(A*Vc);
end
endmodule

```

EK 4: Au memristör SPICE kodu

```
.subckt AUModel + - H
.params
+ H0=0
+ etas=150 vs=0.8 etar=150 vr=-0.8
+ imax=6.8E-6 amax=4.3 rsmax=10
+ imin=4E-6 amin=4.3 rsmin=10
+ vt=0.8 isb=5.2e-6 gam=0.2
+ ri=10 CH0=0.1 RPP=1E10
*Auxiliary functions
.func I0(x)=imin+(imax-imin)*x
.func A(x)=amin+(amax-amin)*x
.func RS(x)=rsmin+(rsmax-rsmin)*x
.func VSB(x)=if(x>isb,vt,vs)
.func ISF(x)=if(gam==0,1,pow(x,gam))
.func S(x)=1/(1+exp(-etas*(x-VSB(I(BD))))))
.func R(x)=1/(1+exp(-etar*ISF(V(H))*(x-vr)))
*Memory equation
BH 0 H I=min(R(V(C,-)),max(S(V(C,-)),V(H))) Rpar=1
CH H 0 {CH0} ic=H0
*I-V
RE + C {ri}
RS C B R=RS(V(H))
BD B - I=I0(V(H))*sinh(A(V(H))*V(B,-))
RB + - {RPP}
.ends AUModel
```

