Josephson-cmos Hibrit Bellek Sistemleri için Tek Akıkuantum Tabanlı Bellek Kontrol Birimi Tasarımı ve Gerçeklenmesi

Abstract

Tek Akı Kuantum (Single Flux Quantum, SFQ) dijital devreleri, düşük güç tüketimi ile yüksek frekansta çalışma olanağı sunduğu için CMOS entegre devrelerine alternatif olarak geliştirilmiştir. Ancak SFQ devrelerinin düşük entegrasyon yoğunluğu ve düşük sürüş kabiliyeti nedeniyle, sadece SFQ devreleri kullanılarak geniş çaplı hafızaları gerçekleştirmek zordur. Yüksek hızlı, düşük güç tüketimli SFQ devrelerini ve yüksek yoğunluklu CMOS hafızalarını hibritleyen Josephson-CMOS hibrit bellek, RSFQ dijital sistemlerindeki büyük ölçekli bellek sorununa bir çözüm olarak sunulmuştur. Bu çalışmada, Josephson-CMOS hibrit bellek sistemleri için 10 GHz saat frekansına kadar çalışabilen SFQ tabanlı bellek kontrol birimi tasarlanmıştır. Bellek kontrol birimi, SFQ devresi ile SRAM modülü arasında CMOS/SFQ arayüzü olarak görev yapar ve SRAM okuma ve yazma işlemleri için gereken dalga formlarını oluşturur. Devre 4 bit veri ve 2 bit adres hatlarına sahiptir. Ancak, tasarım daha büyük belleklere ölçeklenebilir. Tasarlanan devreler, AIST-STP2 standart üretim süreci ile üretilerek devrelerin çalışması doğrulanmıştır.

Single Flux Quantum (SFQ) digital circuits which are capable of high-speed operation with low-power consumption have been developed as an alternative to CMOS integrated circuits. Unfortunately, because of the low integration density and low driving capability of SFQ circuits, realizing large-scale memories by using only SFQ circuits is still a challenge. Josephson-CMOS hybrid memory hybridizing high-speed, low power SFQ circuits and high-density CMOS memories is already proposed as a solution to the large-scale memory problem in RSFQ digital systems. In this study, an SFQ based memory control unit which works up to 10 GHz clock frequencies is designed for Josephson-CMOS hybrid memory systems. The memory controller acts as a CMOS/SFQ interface between the SFQ circuit and SRAM module and generates the required waveforms for SRAM read and write operations. The circuit has 4-bit data and 2- bit address lines. However, the design is scalable to larger memories. The designed circuits have been fabricated with AIST-STP2 standard production process and operations of the circuits are verified.