Mikroişlemcilerde sanal adreslerden yararlanılarak geçici hatalara karşı koruma sağlanması

Abstract

Bu tez çalışmasında bir sistemdeki etkin sayfalar önbelleği, fiziksel yazmaç dosyası ve program sayacı gibi sanal adres saklayan yapıların oluşabilecek geçici hatalara karşı korunmasını sağlayan yeni bir yöntem önerilmektedir. Çalışma geçici hataların sanal adres saklayan yapılardaki etkilerini göstererek yola çıkmaktadır. Önerilen çözüm, bağlama zamanında sanal adreslerin atanmasında doğrusal blok kodlayıcı kulllanılmasıdır. Bahsi geçen kodlayıcının sanal adreslerin sayfa numarası kısmının atanmasında kullanılması ve bu kodlayıcının sayfa hatası kotarıcısına yerleştirilmiş bir çözücü ile desteklenmesi sayesinde sistemin hatalara karşı tahammüllünün artırıldığı gözlemlenmiştir. Ayrıca, donanımda gerçeklenmiş çözücüler kullanılarak program sayacı ve fiziksel yazmaç dosyasına kodlama yükü getirmeden hata düzeltici kodların sağladığı faydadan yararlanılabilinmesi öngörülmüştür. Bu tezin temel katkısı incelenen işlemci yapılarının MHAE'lerinde elde edilen düşüştür. etkin veri sayfaları önbelleği 42.5%, etkin buyruk sayfaları önbelleği 40.3%, program sayacında 69.2% ve fiziksel yazmaç dosyasında 33.3% düzeyinde bir iyileştirme sağlanmıştır.

In this thesis a novel method to protect a system against faults resulting from soft errors occuring in the virtual address storing structures such as translation buffers, physical register file and the program counter. The work is motivated by showing how soft errors impact the structures that store virtual addresses. A solution is proposed by employing linear block encoding methods to be used as a virtual addressing scheme at link time. Using the encoding scheme to assign virtual page numbers for virtual addresses, it is shown that the system can tolerate soft errors using software with the help of the discussed decoding techniques applied to the page fault handler. Hardware solutions can also be applied at the program counter and the physical regiser file providing ECC protection without the burden of using circuit level encoding. The main contribution of this thesis is the decreasing of AVF for data translation buffer by 42.5%, instruction translation buffer by 40.3%, program counter by 69.2% and physical register file by 33,3%.