Please use this identifier to cite or link to this item: https://hdl.handle.net/20.500.11851/309
Title: Yazmaç öbeğini geçici hatalara karşı korumak için yerleşik karşılaştırıcılı SRAM Bit hücrelerinin kullanılması
Other Titles: Using sram bit cells with built-in comparators to protect the register file against soft errors
Authors: Ergin,Oğuz
Kayaalp, Mehmet
Keywords: Geçici hatalar
Soft errors
Yazmaç Öbeği
Register File
SRAM Bit Hücresi
SRAM Bit Cell
Issue Date: 2010
Publisher: TOBB Ekonomi ve Teknoloji Üniversitesi Fen Bilimleri Enstitüsü
Abstract: Soft errors caused by cosmic rays or alpha particles are becoming an increasingly important challenge in reliable microprocessor design. Transistor density, and die size trends show that soft errors will gain even more importance in the future. Due to their significant overheads, most common redundancy schemes used for protection against soft errors are not suitable for the register file which is a critical component for performance. Most contemporary processors employ a large physical register file to hold the produced results which may reside there for a long time. The register file is a crucial element of a microprocessor and is needed to be protected against soft errors. In this thesis, a modification to the design of the SRAM bit cells used to implement the register file is proposed to hold a redundant copy of the data and compare the two copies using built-in comparators to detect a possible bit fault. It is shown by experimental evaluations that the proposed design has low area, power and delay overheads and can protect the register file against soft errors.
Uzaydan dünyaya gelen yüklü ışınların veya alfa parçacıklarının neden oldukları geçici hatalar güvenilir mikroişlemcilerin tasarımında giderek önemli bir sorun haline gelmektedir. Transistör yoğunluğu ve işlemci alanı artışındaki eğilim önümüzdeki yıllarda geçici hataların daha da önem kazanacağını göstermektedir. Geçici hataların önlenmesinde yaygın olarak kullanılan artıklık yöntemleri, yüksek maliyetleri nedeniyle, başarım açısından hassas bir bileşen olan yazmaç öbeğinde kullanılmaya pek elverişli değildir. Pek çok çağdaş işlemcide üretilen sonuçları saklamak için büyük boyutlu bir yazmaç öbeği kullanılır ve saklanan değerler uzun süreler boyunca yazmaç öbeğinde kalabilirler. Yazmaç öbeğinin geçici hatalara karşı korunması büyük önem taşımaktadır. Bu tezde yazmaç öbeğinin gerçekleştiriminde kullanılan SRAM bit hücrelerinde devre düzeyinde değişiklik yapılarak verinin bir kopyasının daha tutulması ve yerleşik karşılaştırıcılar kullanılarak bu iki kopyanın birbiri ile karşılaştırılması ve bu sayede oluşabilecek bit hatalarının saptanabilmesi önerilmektedir. Yapılan deneysel çalışmalar ile önerilen tasarım kullanılarak düşük alan, güç ve gecikme maliyetleri ile yazmaç öbeğinin geçici hatalara karşı korunabildiği gösterilmiştir.
URI: https://hdl.handle.net/20.500.11851/309
Appears in Collections:Bilgisayar Mühendisliği Yüksek Lisans Tezleri / Computer Engineering Master Theses

Files in This Item:
File Description SizeFormat 
TZ00114.pdf2.07 MBAdobe PDFThumbnail
View/Open
Show full item record

CORE Recommender

Page view(s)

10
checked on Feb 6, 2023

Google ScholarTM

Check


Items in GCRIS Repository are protected by copyright, with all rights reserved, unless otherwise indicated.